建立时间-保持时间

最新推荐文章于 2024-06-03 17:50:55 发布

辛归

最新推荐文章于 2024-06-03 17:50:55 发布

阅读量164

点赞数

文章标签：经验分享

本文链接：https://blog.csdn.net/qq_56879398/article/details/130130827

版权

本文介绍了使用WaveDrom来理解数字电路中的建立时间和保持时间概念，通过时钟CLK1和CLK2的关系，解释了建立时间和保持时间的计算公式，并分别在单周期和半周期时序中进行了详细阐述，以帮助记忆和复习这些关键的时序参数。

摘要由CSDN通过智能技术生成

写在前面

第一次使用WaveDrom，第一次在CSDN上写学习笔记，图片和文字的排版很拉，以后有时间再来优化
对我来说，建立时间和保持时间的概念很好理解，但是公式很理解，好不容易理解了以后过个几天又忘了，所以打算写个学习笔记，以便后续复习

建立时间与保持时间

clk1与clk2是一个时钟，将其分开是为了更好画波形图

clk2的时钟沿必须落在data0_valid部分，才能满足建立时间与保持时间的需要

如下图，建立时间与保持时间应满足关系（以clk1的0时刻为基点）：

$Tcq+Tco+Tsu<Tskew+T<Tcq+Tco+T-Thold$

注释：

下面的Launch edge与Capture edge 都是STA中需要的

通常情况下，hold time的Capture edge是 set up time的Capture edge的前一个时钟沿

（下面的图中不能很好的展现这一点，因为在分析 hold time 的时候，将Launch edge向后移了一个周期。实在不懂，可以去看邸志雄老师关于STA的课程，这里的说明主要是为了给他的课程保持一致）