提升system verilog 与 UVM 环境运行效率的编码方式

• 擅于使用ref进行方法传参

      

        如上图，在方法中使用对象进行传参时，使用ref来对对象进行引用，提升对应的性能，若该方法不需要对对象进行数据的操作，使用const ref对对象进行引用，方法的默认传参为input，会对参数进行一份复制进而造成额外的内存开销

• 减少在sv中对字符串不必要的处理

        在UVM验证环境中，对字符串的处理往往涉及到对应的打印即vcs仿真器调用os的io输出进行屏幕显示，大量的屏幕打印可以通过调整UVM_VERBOSITY进行处理，但对字符串的处理仍然可以根据UVM_VERBOSITY进行条件判断，使用默认的uvm_report_enabled()方法可根据冗余度来进行字符串处理或其他操作

• 减少不必要的tlm端口操作来优化性能

        在UVC互相通信时，往往需要使用tlm通信来进行传参，但有时在编写组件或复用组件时会存在tlm通信时不存在对应的接受端，即只存在analysis_port不存在对应的imp或export，在uvm源代码中，实现tlm通信的管道均拓展于uvm_port_base,其中存在size()方法可以获得与之连接的通道数量，将size方法的返回值作为对tlm通信管道的使用条件可以有效的节省性能开销

• 优化随机约束方式

        在支持随机化的class中，使用回调函数post_randomize()与pre_randomize()来对随机化前或后的一些变量进行额外约束，而不是仅仅放在constraint本身进行约束，约束求解器本身在计算时会产生额外的开销