qq_57474530-CSDN博客

原创 SR锁存器延迟模型

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码modulemy_rs(reset,set,q,qbar);inputreset,set;outputq,qbar;nor#(1)n1(q,reset,qbar);nor#(1)n2(qbar,set,q);endmodule四、实验截图五、实...

2021-07-01 17:38:03 224

原创学习独热码状态机

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码moduleex8_1(clock,reset,x,y1,y2);inputclock,reset;inputx;outputy1,y2;regy1,y2;reg[3:0]cstate,nstate;parameters0=4'b0001,s1=4'b0010,...

2021-07-01 17:27:21 263

原创第二次实验，联合仿真

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码moduleexamplel(x1,x2,s,f);inputx1,x2,s;outputf;not(k,s);and(g,k,x1);and(h,s,x2);or(f,g,h);endmodule四、实验截图五、实验视频https://v.douyin.com/e...

2021-07-01 17:14:21 118

原创考试，实验七

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码modules7(x,z,clk,reset);inputx,clk,reset;outputz;regz；reg[2:0]state,nstate;parameters0='d0,sl=+dl,s2='d2，s3='d3，s4='d4，s5='d5；al...

2021-07-01 17:03:11 129

原创考试p206

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验截图四、实验视频https://v.douyin.com/eqMSVcL/...

2021-07-01 16:59:29 161

原创考试p160

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码moduleshiftrne(R,L,E,w,Clock,Q):parametern=4;input[n-1:0]R;inputL,E,w,Clock;outputreg[n-1:0]Q;integerk;always@(posedgeClock)be...

2021-07-01 16:53:21 69

原创抽题p370

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码//Structural specification of a full-addermodule fulladd(Cin,x,y,s,Cout); input Cin,x,y; output s,Cout; and (z1,x,y); and (z2,x,Cin); and ...

2021-07-01 16:45:05 111

原创 6.4.2.时序逻辑测试模块

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码modulep2s(datain,clock,reset,load,dataout,done);input[3:0]datain;inputclock,reset,load;outputdataout;outputdone;regdone;reg[3:0]tem...

2021-07-01 16:36:14 191

原创 6.4 1.verilogHOG测试模块

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码moduledecoder3x8(din,en,dout,ex);input[2:0]din;inputen;output[7:0]dout;outputex;reg[7:0]dout;regex;always@(dinoren)if(en)begind...

2021-07-01 16:16:53 119

原创 5.28主从D 触发器的门级建模

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码moduleMSDEF(Q,Qbar,D,C)；outputQ,ObarinputD,C;notnot1NotD,D)not2NotC,C)rnot3NotY,Y)；nandnandl(D1D,C),nand2(D2C,NotD)nand3Y，D1...

2021-07-01 16:06:19 278

原创 4.ModelSim基本仿真流程

一、实验目的使初学者很快能够熟悉ModelSim的基本,功能,更详细的软件说明和应用举例讲在后续的章节中进行介绍。二、实验工具pc机和Quartur ii软件和modlsim软件。三、实验代码module fulladd(sum,c out,a,b,c in);output sum,c out;input a,b,c_in;wire s1,c1,c2；XOr (s1,a，b)；and(c1,a,b)；XOr (sum,sl,c_in)；and(c2,sl,c in);(c_out,c

2021-05-21 20:09:01 210

原创 3.译码器的门级建模

一、实验目的尝试建立2-4译码器的门级模型。二、实验内容此电路的设计模块中由于存在反馈信号,即输出端信号回接到输入端,所以此模块的仿真结果与预期不同,会在后面的内容中重新对其建模,使之能正确实现功能。三、实验代码moduleDEC2x4 (Z A, B , Enable );output[3:0] Z；input A, B, Enable;wire Abar, Bbar;notnot0 ( Abar, A) ，not1 ( Bbar，B）；nandnand0 (Z[3]，Enable, A,B)

2021-05-21 19:56:21 273

原创 2021-5-7-实验4-1

1.实验目的：对Verilog Modelsim仿真2.实验内容：通过实例来完整的实现VHDL设计的仿真过程。3.实验原理：按照书中和视频上的内容，书写和运行代码，完成仿真操作。4实验工具：modlsim软件。5实验截图：6.实验视频：https://www.toutiao.com/i6959418294134653478/?tt_from=mobile_qq&utm_campaign=client_share&timestamp=162036728..

2021-05-07 22:05:37 87

原创 2021-05-07，实验2-1

1.实验目的：对Verilog Modelsim仿真2.实验内容：通过实例来完整的实现VHDL设计的仿真过程。3.实验原理：按照书中和视频上的内容，书写和运行代码，完成仿真操作。4实验工具：modlsim软件。5.实验截图：6.实验教学视频https://www.toutiao.com/i6959418294134653478/?tt_from=mobile_qq&utm_campaign=client_share&timestamp=1620367283&a

2021-05-07 21:53:34 144

原创实验1.1Quartur ii

1.实验目的：下载Quartur ii软件并进行图片仿真和代码仿真。2.实验内容：参照书上内容完成代码仿真。3.实验原理：4.实验步骤按照书上的流程完成。5.实验视频：复制粘贴以下网站地址可查看：https://t.bilibili.com/?spm_id_from=333.851.b_696e7465726e6174696f6e616c486561646572.287.6.实验代码：module examplel(x1,x2,s,f);input x1,x2,s;output

2021-04-28 19:36:03 181

qq_57474530的博客