FPGA开发流程
1、设计定义 (设计目的)
2、设计输入(使用Verilog代码描述逻辑、画逻辑图、使用IP核)
3、综合工具,对所写逻辑进行分析,得到逻辑吗,门级别的电路内容
4、功能仿真(使用专业仿真工具验证)
5、布局布线(在指定器件上将设计的功能实现)
6、分析性能(时序仿真、静态时序分析)
7、下载到目标板上运行
二选一多路器实现
1、设计定义
2、创建工程,器件选型。
3、创建设计源文件。点击Design Source进行逻辑编写
4、创建仿真源文件。点击Simulation Source进行仿真编写。
5、布局布线。点击Run Implementation进行布局布线完成后点击Run Simulation->Timing Simulation进行时序仿真。时序仿真会产生毛刺、延时。
点击Layout->I/O Planning进行管脚配置。配置好后生产Bit文件。将链接开发板进行程序烧写。