基于FPGA的Jesd204b+adrv9009的AD-DA数据传输记录

JESD204B主要参数

JESD204B的数据映射主要由以下参数控制:

  1. M:单片芯片上转换器(AD/DA)的个数。 
  2. N:转换器的分辨率
  3. N:total bits per sample,定义为word 长度,4的倍数,N’=N + 控制和伪数据位,即 N’=N+CS+T.

说明:N’的计算为首先把N打散成一个个的nibble,每个nibble为4bit.对于14bit和16bit的分辨率,都是4个nibble(不足4的倍数,则高位补0)。实际:N’就是使用nibble个数乘4得到的值。如果nibble没有被数据填满的话,多余的位置可以传输控制位(CS)或者尾码(T)。

示例1:对于一个14bit的分辨率ADC,一个word中有两个bit用作CS/T。 

示例2:如果分辨率刚好满足nibble划分,一个word中就没有CS/T。

  1. T:尾巴位,Tail bits.
  2. CS:control bits per samp le;控制位数;
  3. FC是帧时钟(frame clock)用于对帧进行排序或监视其对齐的信号,在一个帧周期内,在多通道链路的每个通道上传输一帧。
  4. 采样时钟:用于定义帧内采样边界的信号。注意通常采样时钟帧时钟相同,除非帧内每个转换器有多个采样S,其中采样时钟是帧时钟的整数倍。 在所有情况下,采样时钟都来自器件时钟。Fs.
  5. S:samples per converter per frame cycle,每一个转换器每一帧中的采样次数(即样本数)。

公式:采样时钟 = 帧时钟 * 采样次数 = FC * S 。当S=1时, 采样时钟 = 帧时钟。

  1. LMFC:本地多帧时钟。
  2. F:每帧字节数

公式:LMFC    = 帧时钟  / K  = 采样时钟 /(S* K )

  1. K:frames 
JESD204B是一种高速数据传输协议,常用于与AD(模数转换器)或DA(数模转换器)芯片配合使用,替代了LVDS接口。它能提供更高的通信速率,更强的抗干扰能力,并且需要较少的布线数量。 对于AD9172这款芯片,通过使用FPGA来进行调试是一种常见的方法。您可以使用FPGA作为JESD204B的接收端,并配置相应的IP核用于与AD9172进行通信。此外,您还可以将FPGA作为JESD204B的发送端,可以选择单独使用FPGA,或者与JESD204B PHY(物理层)配合使用。 关于AD9172的例程,具体的实现方法和代码可能因厂商或项目而异。一种常见的做法是使用厂商提供的开发套件或参考设计,其中包括了示例代码和相关文档。通过参考这些示例代码,您可以了解如何配置FPGAAD9172进行通信,包括初始化设置、数据传输和时钟同步等步骤。 为了更详细地了解AD9172的例程,您可以参考AD9172的产品手册、厂商提供的参考设计或开发套件的文档。这些资源通常会提供详细的步骤和示例代码,帮助您快速上手使用AD9172芯片,并进行相应的调试和开发工作。 总结起来,JESD204B与AD9172的调试可以通过FPGA来实现。您可以使用FPGA作为JESD204B的接收端或发送端,配合相应的IP核和芯片进行通信。关于AD9172的例程,您可以参考厂商的开发套件、参考设计或产品手册,以获取更详细的信息和示例代码,以帮助您进行调试和开发工作。 : jesd204b高速ad/da调试,在做项目中使用到AD9172和AD9689系列芯片,如何使用fpga来调试,调试过程中遇到的问题记录。 : JESD204B通常配合ADDA使用,替代LVDS,提供更高的通讯速率,抗干扰能力更强,布线数量更少。 : JESD204B IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合JESD204b PHY使用。
评论 6
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值