VIVADO报错[DRC PDRC-34] 解决办法及思路

错误报告：

[DRC PDRC-34] MMCM_adv_ClkFrequency_div_no_dclk: The computed value 2375.000 MHz (CLKIN1_PERIOD, net dev_clk_ibuf) for the VCO operating frequency of the MMCME2_ADV site MMCME2_ADV_X0Y9 (cell board_drv_top_u/u_clk_gen/u_mmcm_glbl/inst/mmcm_adv_inst) falls outside the operating range of the MMCM VCO frequency for this device (600.000 - 1200.000 MHz). The computed value is (CLKFBOUT_MULT_F * 1000 / (CLKINx_PERIOD * DIVCLK_DIVIDE)). Please run update_timing to update the MMCM settings. If that does not work, adjust either the input period CLKINx_PERIOD (5.000000), multiplication factor CLKFBOUT_MULT_F (11.875000) or the division factor DIVCLK_DIVIDE (1), in order to achieve a VCO frequency within the rated operating range for this device.

解决方法：

       这个报错看起来很多，但是总结起来就是MMCM的VCO参考频率2375M超出有效范围（600~1200）,一般这个是由于XDC约束错误导致的，可以直接核对报告路径里的这个mmcm ip的输入时钟频率以及你在xdc中的约束频率是否一致，将错误的约束修改过来即可。看到这里就以及可以解决问题了，在往下是我的分析思路可看可不看。

分析思路：

先来分析一下错误报告：

1. VCO的频率是 ：2375M
2. VCO的频率计算公式是 （CLKFBOUT_MULT_F * 1000 / (CLKINx_PERIOD * DIVCLK_DIVIDE）
3. 错误路径是：board_drv_top_u/u_clk_gen/u_mmcm_glbl/inst/mmcm_adv_inst
4. 现在的参数是：CLKINx_PERIOD =5 ；（输入时钟周期）

 CLKFBOUT_MULT_F= 11.875000；

 DIVCLK_DIVIDE =1。

[DRC PDRC-34]错误报告

  根据错误报告里的路径，我们找到设计的u_mmcm_glbl的ip核看看

Vco freq = 1187.5

CLKINx_PERIOD =10 ；

CLKFBOUT_MULT_F= 11.875000；

DIVCLK_DIVIDE =1。

       从我们设计的ip核来看是没有问题的，是因为MMCM的这些参数是设计参数，并不是实际参数，实际参数我们需要打开综合后的网表，打开方式如下

点击Open Synthesized Design

打开网表后根据刚才报错的路径，找到对应的模块后右键，点击Schematic

在这里我们就能看到综合后的实际参数了

CLKINx_PERIOD =5 ；

CLKFBOUT_MULT_F= 11.875000；

DIVCLK_DIVIDE =1。

计算出VCO freq = CLKFBOUT_MULT_F *1000/( CLKINx_PERIOD * DIVCLK_DIVIDE) = 2357

与报错信息相符合

        和刚才ip中的设计参数对比发现CLKINx_PERIOD 输入时钟周期的值不相等，设计值为10，实际值为5。到这我们就已经找到问题了，检查XDC文件发现，xdc将该输入时钟周期约束成了5，200M的时钟，与我们ip中的设计不一致，修改xdc约束后再次编译问题解决。