ADI评估板EVAL-AD9174开发记录---下

最新推荐文章于 2024-05-27 23:22:12 发布
最新推荐文章于 2024-05-27 23:22:12 发布
阅读量3.3k 收藏 25
点赞数 3
分类专栏： JESD204B 硬件设计 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43813325/article/details/109004676
版权
本文详细介绍了ADI评估板EVAL-AD9174的配置过程，包括HMC7044锁相环的配置、DAC的设置以及JESD204B数据通道的实现。内容涵盖了接口驱动、配置参数以及Xilinx提供的JESD204B IPcore在数据传输中的作用。
摘要由CSDN通过智能技术生成

1、概述

DAC正常工作的前提是电源以及时钟稳定工作，因此需要首先配置锁相环，根据ADI评估板EVAL-AD9174开发记录—上的时钟需求配置出需要的时钟频率，待时钟锁定后配置dac内部锁相环，NCO，jesd模式等寄存器，待dac配置完成后实现与FPGA之间数据link。
在这里插入图片描述

2、HMC7044配置

2.1、接口驱动

时钟接口代码由ROM配置模块、操作维护配置模块和SPI接口组成。其中ROM配置模块用于存储时钟和时钟的上电配置数据；操作维护配置接口则用于接收从操作维护接口送入的配置数据，并转换为SPI接口所需的数据；SPI接口负责将并行配置数据按照PLL芯片所定义的SPI时序，转换为串行数据送给PLL芯片进行寄存器配置。

写时序：首先片选信号拉低，接着24位数据依次在24个时钟上升沿送入HMC7044中；

最低0.47元/天 解锁文章
青豆哒哒
关注
  • 3
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 8
    评论
专栏目录
ADI 电路笔记 - 电池的电化学阻抗谱(EIS)
01-19
评估和设计支持　电路评估板　电池测量板(EVAL-AD5941BATZ)　Arduino尺寸超低功耗Arm? Cortex-M3开发平台(EVAL-ADICUP3029)　设计和集成文件　原理图、布局文件、物料清单、软件　电路功能与优势　图1所示的电路是...
Altera FPGA Jesd204b IP核用户手册
01-19
jesd204b是一种新型的基于高速SERDES的ADC/DAC数据传输接口。 这是它的用户手册。
配置HMC7044
jinbuCSDN的博客
04-13 929
HMC7044 是一款高性能双环路整数 N 分频抖动衰减器，能够选择参考并生成超低相位噪声的频率，支持配有并行或串行（JESD204B 型）接口的高速数据转换器。HMC7044：时钟生成器、也称为一种时钟芯片，主要用来生成LVDS低压差分信号LVDS的优点：在PCB上的走线非常接近抗共膜干扰能力强低共耗ADC模数转换器、DAC数模转化器，HMC7044为ADC、DAC和FPGA芯片提供时钟，JESD204B一种高速接口。
高速数据采集专家-FMC140【产品手册】
beijingqingyikeji的博客
07-25 1131
FMC140是一款具有缓冲模拟输入的低功耗、12位、双通道（5.2GSPS/通道）、单通道10.4GSPS、射频采样ADC模块，该板卡为FMC标准，符合VITA57.1规范，该模块可以作为一个理想的IO单元耦合至FPGA前端，8通道的JESD204C接口通过FMC连接器连接至FPGA的高速串行端口GTY，最大JESD204C串行速率17Gbps。2、支持Xilinx开发板，如ZCU102、KCU1500、VCU108等；3、 支持我司自主研制的KU、ZU、VU系列板卡程序移植；
AD9689+HMC7044调试记录（一）
最新发布
CDLNLG的博客
05-27 1281
调试需要PLL1和PLL2锁定，产生122.88*21=2580.48MHz时钟，然后1/8/16/512分频输出2580.48MHz、322.56MHz、161.28MHz和5.04MHz。使用ADI的ADIsimCLK设计与评估软件可以对比下采用122.88MHz参考，产生2580.48MHz时钟和3200MHz时钟质量的差异。CLKINx和OSCIN引脚输入晶振频率可以根据实际情况修改设计，例如，你想产生3GHZ时钟，就建议你使用100MHz参考。PLL1可以不用，只用PLL2。
HMC7044芯片配置总结
qq_28455081的博客
05-12 1万+
HMC7044芯片配置总结
FPGA之JESD204B接口——总体概要 实例 中
u013184273的博客
12-15 4108
1、AD9174配置 本设计采用AD9174，其是一款高性能、双通道、16位数模转换器(DAC)，支持高达12.6 GSPS的DAC采样速率。该器件具有8通道、15.4 Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能，适合单频段和多频段直接至射频(RF)无线应用，本设计要求 （1）200M用户数据，通道内插x6，主路径内插x8，总共48倍内插，实现fs=9.6GHz； （2）输入设备时钟频率为device clk=9600/16=600MHz，同时设备参考时钟=9600
FPGA之JESD204B接口——总体概要 实例上
u013184273的博客
12-15 1万+
JESD204B IP CORE结构 JESD204B支持速率高达12.5Gbps，IPcore可以配置为发送端（如用于DAC）或接收端（如用于ADC），每个core支持1-8 lane数据，若要实现更高lane的操作需要通过multi cores实现。 JESD204B transmitter 主要包含以下功能模块 1、AXI4-STREAM数据流接口； 2、TX lane逻辑模块包括： - 加扰； - 插入对齐参数； - ILAS序列生成； 3、TX计数器； 4、JESD204B PHY； 5、RPA
FPGA之JESD204B接口——总体概要 前奏
u013184273的博客
12-02 4731
在开始了解高速接口的时候，必然会涉及到SerDes，本篇博客主要是在阅读大量文献之后形成的转述和总结。serdes的知识点实际上非常多，并且很多文章论述的侧重点不一样，有的测重整体，有的着眼细节，我则综合提取，以帮助跟我一样的初学者能够初步建立对SerDes清晰的认识。 1. 简介 SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说“串并转换”再熟悉过不过了
FPGA之JESD204B接口——总体概要 首片
u013184273的博客
12-02 1万+
1. 简介 JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率（目前C修订版已经发布，即JESD204C），并可确保 JESD204 链路具有可重复的确定性延迟。随着高速ADC跨入GSPS范围，与FPGA（定制ASIC）进行数据传输的首选接口协议是JESD204B。 在上一篇有关SerDes的博客《SerDes基础知识总结》中提到，JESD204B的物理层是基于SerDes的，所以JESD204B理所当然的继承了Se
JESD204B接口和Xilinx IP核学习笔记
热门推荐
xiaoxiaoxianjia的博客
01-13 1万+
JESD204B1、jesd204b概述2、时钟3、JESD时钟计算实例 1、jesd204b概述 jesd204b是一种基于高速SERDES的ADC/DAC数据传输接口。详细介绍可以参考：https://blog.csdn.net/u013184273/category_10859615.html。初学的时候有好多问题没理清楚，现在记录一下： 1、jesd204b分为几个子类，其中subclass 1 支持确定性时延，是最为常用的一个。 由于AD/DA一般有多个lane来传输数据，但是每条lane上的时延
JESD204B应用指南-ADI-中文版.pdf
09-28
JESD204B应用指南，主要讲述了204B协议的应用，以及测试相关的内容，对于学习或者排除问题非常有用
JESD204B协议在FPGA_DSP中的应用研究.pdf
07-13
JESD204B协议在FPGA_DSP中的应用研究.pdf
接口/总线/驱动中的JESD204B协议解析
10-19
在使用最新模数转换器（ADC）和数模转换器（DAC）设计系统时，我已知道了很多有关JESD204B接口标准的信息，这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分，这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师，所需要的就是了解其中的细微差别，这样才能充分利用JESD204B通过现有LVDS和CMOS接口提供的优势。 　　有了JESD204B，无需再： 　　● 使用数据接口时钟（嵌入在比特流中） 　　● 担心信道偏移（信道对齐可修复该问题） 　　● 使用大量I/O（高速串行解串器实现高吞吐量） 　
评估板资源
02-18
【AIUI评估板】是一种专为测试和评估AIUI（人工智能用户界面）技术而设计的硬件平台。这个评估板主要用于开发者和工程师，他们希望通过实践来理解和优化AIUI在实际应用中的性能。AIUI的核心是其智能语音交互能力，它...
基于ADI的AD9834 DDS波形发生器评估板设计——输出三种常用波形、最大频率18MHz-电路方案
04-22
可以配合ADI官方的另外一块控制板EVAL-SDP-CB1Z使用。测试系统框图如下: 附件提供了EVAL-CN0304-SDZ评估板原理图、PCB源文件（PADS制作）、Gerber文件、材料清单、用户指南等。所有附件内容经过ADI官方验证，源文件...
ADI AD9838 11mW 75MHz DDS解决方案
10-22
EVAL-AD9838SDZ评估板是ADI公司提供的一个配套工具，用于测试和评估AD9838的功能。评估板的主要特性包括功能方框图、电路图以及材料清单和PCB元件布局信息，这些资料有助于开发者快速理解和实现AD9838在实际应用中的...
ADI推出一款低功耗无线电收发器
10-20
导读：ADI最近发布了一款低功耗无线电收发...最近ADI还发布了一款用于低功耗网络的无线协议栈ADRadioNet，以及用于ADF7024收发器的EVAL-ADF7024MB4Z评估板和开发平台。 ADI无线电收发器ADF7024 AD7024收发器
ADI高速信号采集芯片与JESD204B接口简介
dragon_cdut的博客
07-29 1651
原文地址：https://www.cnblogs.com/likaiwei/p/9564664.html 介绍： 　　JEDEC Standard No. 204B (JESD204B)—A standardized serial interface between data converters (ADCs and DACs) and logic devices (FPGAs or ASICs) 　　也就是说这是一个高速模数信号转换芯片与逻辑器件芯片之间的标准接口。 　　JEDEC是开发微电子行业
ADI评估板EVAL-AD9174
08-08
ADI的评估板EVAL-AD9174是用于评估AD9174高速数据转换器（DAC）的开发板。AD9174是一款16位、12GSPS的高速DAC，适用于广播、通信和其他高速数据传输应用。评估板提供了一个完整的测试和评估平台，用户可以通过该板了解AD9174的性能、特性和功能。 评估板EVAL-AD9174包含了AD9174 DAC芯片本身以及相关的外围电路和接口。它具有丰富的连接选项，包括高速数据接口、时钟输入接口、电源接口等，以便用户方便地连接到其他系统或测试设备。评估板还提供了软件驱动和GUI界面，使用户可以通过计算机进行配置和控制。 通过ADI的评估板EVAL-AD9174，用户可以对AD9174 DAC进行性能测试、功能验证和系统集成，以便更好地了解和应用该器件。
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值