自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(15)
  • 收藏
  • 关注

原创 Yolov5

一些对于yolov5以及其衍生内容的理解

2022-03-07 11:50:26 7375 2

原创 (FPGA)xlinx 7020 LCD字符LCD显示

字符的大小决定了字符显示区域内像素点的数目,而字符的样式(字体、颜色等)则决定了各像素 点的颜色值。因此,在显示字符之前,我们需要先指定字符的大小、样式,然后获取该字符的点阵,这个 过程我们称之为“采用这种方式描述的字符是不含有颜色特征的,只能区分点阵中的字符和背景。,在保存界面中指定文件存储路径, 并选择保存类型为“BMP。”,最后点击“保存”。会给每个字符生成一个独立的字模,如果此时点击文本框右侧的。的组合来描述字符的点阵排列:点阵中每个像素点用一位(字符(包括汉字、字母和符号等)的本质都是点阵,在。

2024-03-31 15:04:08 247 1

原创 低16位和高16位相加的原理和举例

在给出的32位加法器的顶层模块 `top_module` 中,先对32位数 `a` 和 `b` 的低16位(`a[15:0]` 和 `b[15:0]`)进行加法操作,并生成一个进位输出 `cout1`。如果低16位的加法产生了进位(即 `cout1` 为1),这个进位将被用作高16位加法操作的进位输入。这个例子展示了低16位的加法如何影响到高16位的加法结果,因为低16位的进位必须被加到高16位的加法运算中去。如果低16位没有进位,那么高16位的加法就是简单的两个高16位数的相加。当我们把这两个数相加时,

2024-02-02 22:43:41 769

原创 verilog中1位全加器模块和16位全加器模块的组合应用

`instance1` 是第二个16位加法器,处理输入 `a` 和 `b` 的高16位(`a[31:16]` 和 `b[31:16]`),其输入进位 `cin` 来自 `instance0` 的进位输出 `cout1`。- `instance0` 是第一个16位加法器,处理输入 `a` 和 `b` 的低16位(`a[15:0]` 和 `b[15:0]`),其输出 `sum1` 是两个低16位相加的结果,`cout1` 是进位输出。- `cout1` 和 `cout2`:这是两个16位加法器的进位输出。

2024-02-02 22:42:19 541

原创 HDLBits verilog学习日记

由于输入为四位,在进行门运算时,要对其中四位分别运算即。输入量为(3:0)四位输入,要输出或门,与门和异或门。再需要注意的是:异或门在编译的过程中用^来表示。第一个问题在于xor(异或门)输入量不同为1,其余情况为0。

2024-01-27 20:46:28 384 1

原创 HDLbits verilog学习小结

当运算符两边的表达式的结果都为true时,整个运算结果才为true,否则,只要有一方为false,则结果为false。|表示按位或,运算符“|”是双目运算符。只要对应的二个二进位有一个为1时,结果位就为1。&表示按位与操作,我们通常使用0x0f来与一个整数进行&运算,来获取该整数的最低4个bit位,例如,0x31 & 0x0f的结果为0x01。||表示逻辑或,是逻辑运算符,符号是“||”当两个条件中有任一个条件满足,“逻辑或”的运算结果就为“真”。逻辑或,逻辑与,按位与,按位或。

2024-01-27 17:13:59 577 1

原创 从0开始的verilog学习

是硬件描述语言,用于描述数字电路的结构和功能verilog在进行编译下载之后,会生成电路,且其是并行运行的c语言是软件编程语言,是存储器中的一组指令,在这个过程中,单片机需要译码,执行,这个过程是自上而下运行的这个过程是FPGA同单片机/CPU的区别,由于这个特征,fpga的处理速度会快很多(同一环境)GPIO(通用输入输出 general purpose input /output)是通用的数字输入输出接口,可以通过程序控制来读取或控制外部设备。

2024-01-14 17:49:50 466 1

原创 从0开始的FPGA字符识别项目

PS和PL是指特定类型的FPGA,如赛灵思(Xilinx)公司的Zynq-7000系列SoC(System on Chip,系统级芯片),中的两个主要部分:PS(Processing System): PS是处理系统的缩写,它包含了一个或多个硬核处理器(例如,ARM Cortex-A9双核处理器),以及与处理器相关的组件,例如内存控制器、外设接口(USB, Ethernet, I2C等)和其他可以用来支持处理器运行的系统资源。PS部分是预先设计好的,用户不能修改其硬件结构,但可以进行软件编程。

2024-01-14 01:41:18 1951 1

原创 个人机器人视觉部分实操学习(持续)

个人机器人视觉部分实操学习(持续)

2022-09-17 21:27:09 733

原创 linux系统学习

linux系统指令学习笔记

2022-06-23 11:39:45 194 1

原创 IIC通信和数模转换

首先介绍8591这个芯片PCF8591芯片具有4个模拟输入,1个模拟输出,1个串行IIC总线接口允许8个设备链接到IIC总线上有八位数模转换和八位模数转换功能 转换最大速度由IIC的最大速度给出数模转换(A/D)模数转换(D/A)寻址:地址由固定部分和可编程部分组成固定部分表明8591的位置 即0X9*写地址为0X90读地址为0X91IIC的总线可以接很多接口可编程部分部分必须由A0 A1 A2来设置地址的具体位置控制字节:发送到设备中的第二个字节会被

2022-03-21 23:42:43 575

原创 ros的服务通信

ros的服务通信

2022-03-21 00:01:56 388

原创 yolo(you only look once)内部算法相关介绍(持续更新)

yolo(you only look once)内部算法相关介绍(持续更新)

2022-03-14 22:54:28 1171

原创 ROS之导学及通信整理

ROS之导学及通信整理

2022-03-10 18:11:41 792

原创 蓝桥杯51个人学习

蓝桥杯初赛前个人学习

2022-03-09 16:46:09 478

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除