HDLbits verilog学习小结

1 向量与标量（vector与scalar）

向量与标量是用于表示单个位或者多个位置的情况

以reg或者wire来说，没有指定其位宽默认为1位宽，是一个标量

定义了其位宽如[7：0]后，变为向量

如题,一条总线，三条独立的输出，、从0取到2

module top_module ( 
    input wire [2:0] vec,
    output wire [2:0] outv,
    output wire o2,
    output wire o1,
    output wire o0  ); // Module body starts after module declaration
    assign outv = vec;
    assign o0 = vec[0];
    assign o1 = vec[1];
    assign o2 = vec[2];
endmodule

逻辑或，逻辑与，按位与，按位或

逻辑运算产出的结果是布尔值 

&&表示逻辑与的意思，即为and。当运算符两边的表达式的结果都为true时，整个运算结果才为true，否则，只要有一方为false，则结果为false。
&表示按位与操作，我们通常使用0x0f来与一个整数进行&运算，来获取该整数的最低4个bit位，例如，0x31 & 0x0f的结果为0x01。