LPDDR5协议解析 Initialization

LPDDR5的初始化流程

page(28)

1.上电

上图中的Ta~Tb主要用来做power up，即将用到的VDD用PMIC加载到合理的数值，符合协议的要求。

2.解复位

Tb~Tc的时间主要用来将reset pin置高，reset pin需要等待上电结束后的tINIT1(200us)后才能解开，保证电压稳定

3.初始化CK/CA/CS

Tc~Td的时间用来保证CK toggle，同时CS pin保证一直为低，保证命令为DES

4.发送NOP

通过拉高CS来帮助DRAM退出power down,等待一段时间可以发送任何命令。

5.初始化相关动作

做完前四步，DRAM已经可以接受任何命令了，但是DRAM正常工作还需要进行初始化相关动作，如MRW:帮助DRAM配置工作频点下的各种设置，如RL,WL,ODT,VREF等。ZQLatch:帮助DRAM latch到合适的电阻值。CBT/WCK2DQ/write leveling/DQ等training：帮助DRAM能在高速下正常工作。

附：DDR4的标准初始化过程

实质上，完整的初始化流程（Initilization）包括以下4个单独的步骤：

- 上电初始化，power-up and initilization

- ZQ校准

- Verf DQ校准

-读写training

一般来说，在系统上电后，CPU中的controller 会从复位状态中释放，自动执行上电与初始化序列：

1.给DRAM 颗粒上电

2.置低DRAM 复位端口RESET，并使能DRAM的时钟使能CKE

3.使能并产生时钟CK_t/CK_c

4.向DRAM发送MRS命令，并按照特定的序列读取、配置DRAM的MR

5.进行ZQ校准（ZQCL）

使DRAM进入状态机中的IDLE状态，为后续读写做好准备

上述流程结束后, DRAM已经知道需要在哪个频率上以及时序参数是多少，包括CAS