cadence IC617仿真记录 有源电流镜

启动，绘制电路图如下

标题由于库文件特点，尾电流的偏置只要500mV

1.DC扫描，观察输入输出电压共模范围 

点击Setup→Stimuli

点击Vin1，设置如下

在DC voltage栏输入VCM1，最后点击Change保存修改。

同理设置Vin2，在DC voltage栏输入VCM2，最后点击Change保存修改。

 点击variables -> edit，将VCM1，VCM2添加为设计变量，值设为0.9。点ok保存。

设置仿真类型，dc扫描，VCM1从0到1.8，如下 

设置输出信号，依次选择Outputs→To Be Plotted→Select On Design，在电路图中选择vout端口。

 选择Tools→Parametric Analysis，设置VCM2如下

 

 点击仿真，仿真结果如下

其中不同的曲线对应不同的VCM2。可以看出随着VCM2的增大，输出摆幅越来越小。

并且VCM1和VCM2相等时，电路有最大的增益。

 2.AC扫描，观察相位裕度

点击Setup→Stimuli，将VIN1的AC magnitude为0.5，将VIN2的AC magnitude设置为-0.5

注意点Change保存修改。

设置交流分析参数，频率范围从10到200M 

开始仿真，结果如下：

 

选择tool中的calculator，求出相位裕度

 

 

注意这里的表达式（笔者在这里卡了好久），需要将原有的mag去掉，再添加phaseMargin，得到相位裕度。

参考链接：EETOP 创芯网论坛 (原名：电子顶级开发网) -

 

 3.共模增益，共模抑制比（CMRR）

点击Setup→Stimuli，将VIN1，VIN2的AC magnitude都设为1

进行仿真， 共模增益波形如下

用所需要的差动增益与不希望的共模增益的比值来衡量对共模扰动的抑制能力。定义“共模抑制比”（CMRR）如下：

 

根据差模增益和共模增益的仿真可以求解CMRR。

4.电源抑制比（PSRR）

回到电路图编辑界面，将VDD对应的电压源的 ac magnitude设置为1V

然后将输入的交流幅度置0，仅考虑电源电压变化对输出的影响。

 

仿真结果如下（如果仿真失败可以新建一个ADE XL重新设置参数） 

可以看到在低频时从VDD到VOUT的增益接近1。

电源抑制比（PSRR）的定义为：从输入到输出的增益除以从电源到输出的增益。从而可求解PSRR。