（九) 基于cadence 617 电流镜仿真对比 笔记记录

已于 2023-04-22 22:17:22 修改
阅读量3.6k 收藏 95
点赞数 10
文章标签： 笔记
于 2023-04-22 22:15:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45121415/article/details/130309680
版权

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

文章目录

一、电路图

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

二 、仿真

在这里插入图片描述

输出也可以这样创建
在这里插入图片描述

三、仿真曲线

在这里插入图片描述
上面可以看出，基本电流镜的复制值偏离很大，然后其余两个复制的精确一点

四、看管子饱和状态的最小电压

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
把剩余4管子个全都添加过来
在这里插入图片描述
在这里插入图片描述
可以看到 共源共栅电流镜比低压电流镜多损失了一个Vth，这与我们书上学习的结果一致。

以上就是今天要讲的内容

【雕爷学编程】Arduino动手做（158）---VL53L0X激光测距模块
雕爷学编程
07-11 2581
随着工艺、材料技术改进和VCSEL技术的成熟，VCSEL元器件在功耗、制造成本、集成、散热等领域的优势开始显现，以其作为核心元件的光学感测技术进入了行业级应用，同时已在激光打印机、光学鼠标、汽车激光雷达（LiDAR）、辅助驾驶、气体传感器、活体检测、虹膜识别、AR/VR、机器人视觉、医疗美容等领域得以初探，并逐渐应用于工业加热、环境监测、医疗设备等商业级应用以及3D感知、ToF镜头等消费级应用。这将受到您可以做到的频率的限制，尽管如此，我们仍在寻找一种将光学与基于硅的解决方案集成的方法。
芯片发展史 | 设计 | 制造
u013669912的博客
11-07 1720
……
电流镜与差分放大
05-04
介绍差分放大器的基本概念、电路和性能，说明差分放大器在模拟集成电路设计中的作用。最后讨论电流镜负载的双端输入单端输出的 差分放大电路的性能。
Candance仿真电流镜OTA
weixin_58051657的博客
09-29 867
经过调整M1和M0的宽长比为32倍，M2和M3的宽长比为8倍，M5和M6的宽长比为8倍变成了图5。（这是手工设置的，为什么这么给还没找到说明的理由）调整的时候要都保证所有的管子都是在region——>2(饱和区)。最终将M14的长宽高比例调为15000n:500n,，M11、M13的长宽高比例调为45000n:500n，M12的长宽高比例调为90000n:500n，最终实现所有的管子都在饱和区工作。图5中所有的电流源都是理想的，不行，需要改成电流镜复制的电流。图7 在图6中M12的工作状态。
（十七) 基于cadence 617 电流镜负载差分放大器的设计
qq_45121415的博客
11-15 5399
基于Allen 的CMOS模拟集成电路设计英文版P216电路
【模拟IC学习笔记】 电流偏置的设计
努力学习的IC小白
05-05 4494
电流偏置的设计，如何选取cascode电流镜的管子尺寸，考虑失配，噪声，输出阻抗等因素。
拉扎维学习——电流镜
2301_76930121的博客
01-18 2441
如图（a），为了保证较大的电压裕度，M3的栅压Vb自由设计，所以让其设计的很低，保证M2饱和即可，此时：𝑽𝒃=𝑽𝑮𝑺𝟑+𝑽𝑮𝑺𝟐−𝑽𝑻𝑯𝟐。所以输出点的最小电压𝐕𝐨𝐮𝐭=𝑽𝒃−𝑽𝑻𝑯𝟑≈𝟎.𝟗𝟒𝟑−𝟎.𝟖𝟔𝟖≈𝟎.𝟎𝟕𝟓𝐕，这大大增加的输出点的电压裕度。所以输出端P点的最低电压：（𝑽𝑷）𝒎𝒊𝒏=𝑽𝒃−𝑽𝑻𝑯𝟑=𝑽𝑮𝑺𝟑−𝑽𝑻𝑯𝟑+𝑽𝑮𝑺𝟐−𝑽𝑻𝑯𝟐=𝟐𝑽𝑶𝑫。可以看到偏置电
模拟CMOS集成电路设计中的电流镜及用Cadence Virtuoso IC617设计并仿真有关电路
热门推荐
weixin_44115643的博客
08-25 3万+
模拟CMOS集成电路设计中的电流镜及用Cadence Virtuoso IC617设计并仿真有关电路
cadence IC617仿真记录 有源电流镜
qq_60947480的博客
04-23 7971
启动，绘制电路图如下 标题由于库文件特点，尾电流的偏置只要500mV 1.DC扫描，观察输入输出电压共模范围 点击Setup→Stimuli 点击Vin1，设置如下 在DC voltage栏输入VCM1，最后点击Change保存修改。 同理设置Vin2，在DC voltage栏输入VCM2，最后点击Change保存修改。 点击variables -> edit，将VCM1，VCM2添加为设计变量，值设为0.9。点ok保存。 设置仿真类型，dc扫描，VCM1从0..
LTSpice对电流镜电路仿真
TSINGHUAJOKING
01-29 971
可以看到， 当右边电流变化到10V的时候， 右边输出电流逐步上升， 比左边电流大了 4.3%左右。今天下午， 对于电流镜电路进行了电路测试， 使用了两个BC547三极管搭建了测试电路。下面利用 LPspice 对于电流镜电路做同样的仿真测试， 看是否结果相同。在 LPspice 构建电流镜， 左边是参考电流，  右边是输出电流。输出电流比如输入单溜， 可以看到输出电流比输入电流打了3.6%。在仿真环境中， 两个三极管特性是一致的， 但两个三极管的集电极电流还是有差别的。集电极电压会影响电流的大小。
仿真电流镜输入偏置电流的方法
08-12
仿真电流镜输入偏置电流的方法
小白学电路之电流镜仿真
weixin_58051657的博客
10-18 1346
主要是看下面这个区域是否同时变化，可以修改R的值使得这两个管子的饱和区与线性区的变化趋势大概一致，i2*R的值要等于绿色线这里面的Vth，查看得知其Vth为1.2V，所以直接设置R为40Ω。candance搭建的电路图中M2和M3的vgs和vds是一样大的，所以M2和M3不用管，主要是保证M1和M0的vds和vgs保持一致，如果它们一致，这个电流镜的电流就复制成功了。M1和M2的vgs是一样的，但是由于右边给了一个vds，所以两边输出的id是不一样的，主要是因为两边的vgs不同导致的沟道调制效应引起的。
技术书评和笔记【01】脑机接口-电路与系统 【2020版】
山云的专栏
01-27 1302
脑机接口(Brain Machine Interface，BM)电路促进了人体生理参数(如压力和情绪监测、个人心理分析等)持续监测技术的发展，这不仅有利于慢性病管控，也有利于疾病的发生诊断、预防和治疗处置，将超低功耗传感器和超低功耗无线通信技术相结合有望产生新型生物医学设备，这些设备可增强我们的感知能力，或提供例如人工耳蜗、人工视网膜、运动假体等功能。将实用的多通道 BMI系统。
【DLP投影机电路图专家视角】：设计最佳实践与升级方案分享
!... # 摘要 DLP投影机作为先进的显示技术，其...接着，文章深入分析了电路图的阅读与分析技巧、模拟与仿真，为电路图的实际应用打下了坚实的基础。在高级应用部分，探讨了信号处理技术、电路优化以及故障诊断与维修策略
【IBM T61电路图高效解读】：电源管理与内存CPU接口揭秘
!... # 摘要 本文全面探讨了IBM T61笔记本电脑电路图的各个组成部分及其功能，重点分析了电源管理系统、内存接口电路以及CPU接口与性能优化的深入剖析。通过解读电路图在故障诊断中的实践应用，本文揭示了电源故障、...
电流镜电路直流分析过程 cadence IC615
m0_51063171的博客
10-25 575
1、直流工作点计算 计算各个节点的电压，各支路电流，包括 MOS 管的 各个直流参数，例如跨导（gm），阈值电压（VTH），工作区域（region）等。如果需要将直流工作点信息保存下来，在“DC Analysis”中确定“Save DC Operating Point”。 工作区域（region）：0-夹断区，1-线性区，2-饱和区，3-亚阈值区，4-击穿区。 2、直流特性扫描 https://zhuanlan.zhihu.com/p/618957371?utm_id=0cadence IC617仿真
模拟cmos集成电路设计之共源共栅电流镜
weixin_46139598的博客
08-22 3369
** 沟道长度调制效应存在无法精准复制，引入共源共栅结构。**沟长调制系数减小，但Vx不等于Vy，仍不精准。 目的：Vx=Vy， 有Vgs0=Vgs3； *如忽略短沟道效应，选择四个Mos的尺寸比有Vgs0=Vgs3； 即（w/l)3:(w/l)0=(w/l)2:(w/l)1； 缺陷：消耗大电压余度； Vp,min=Vgst2+Vgst3+Vth。 *引入低压共源共栅结构，Vp,min=Vgst2+Vgst1； 相比节省一个Vth； 当Vb=Vgst1+Vgs2=Vgst3+Vgst4成立； *
电流镜稳定性
weixin_43205692的博客
06-22 480
共源共栅电流镜的分析
Czy1377004611的博客
07-16 1万+
如图所示，令左路电流为10u，PM1和PM0宽长比相同，则由电流镜定律，右侧电流也为10u，目标：设计较为精确的电流镜，要求输出（PM3漏端）电压>VDD-0.6 采用1830工艺 由于输出电压>VDD-0.6，因此Vdsat0+Vdsat3<0.6 采用1：1复制，PM1与PM0宽长比相同，为保证PM1与PM0漏压相等，PM2与PM3尺寸相同。0.6V压降平均分给PM0与PM3，为保证设计余量，取Vdsat=0.25V 由于饱和时，Vgs-Vth<Vdsat，因此Vsa..
cadence virtuoso电流源保存错误
最新发布
03-17
### Cadence Virtuoso 中电流源保存错误解决方案 在使用 Cadence Virtuoso 进行设计时，如果遇到电流源保存过程中出现的错误，通常可能是由于以下几个原因引起的： #### 1. 数据库冲突或损坏 当数据库文件存在冲突或者被意外修改时，可能会导致保存失败。建议清理工作区并重新加载项目[^1]。 ```bash rm -rf ./.save/* virtuoso -reset ``` 上述命令可以清除临时保存的数据，并重置 Virtuoso 的运行环境。 --- #### 2. 参数设置不匹配 确保当前使用的参数配置与所选工艺角一致。如果不一致，则可能导致保存操作无法完成。可以通过以下方法验证和调整参数设置[^2]： - 打开 `Parameter Editor` 工具。 - 检查是否存在未定义或非法值的变量。 - 如果发现问题，修正这些变量后再尝试保存。 --- #### 3. 文件权限不足 有时，操作系统级别的文件访问权限可能阻止 Virtuoso 正常写入数据到指定路径下。确认用户拥有足够的权限来读取/写入目标目录中的所有文件。 执行如下 Linux 命令更改相应文件夹及其子项的权限： ```bash chmod -R u+w /path/to/project/directory ``` --- #### 4. 软件 Bug 或版本兼容性问题 对于特定版本（如 IC617），可能存在已知 bug 导致此类现象发生。官方文档和技术支持论坛上或许能找到针对该版本的具体修复补丁或替代方案。 考虑升级至最新稳定版或将现有工程迁移到更高版本环境中测试是否仍然存在问题。 --- #### 示例代码片段：检查电路网表一致性 通过脚本自动化检测潜在错误有助于提前发现隐患： ```tcl set design_name [dbGet topCell.name] if { ![verifyNetlist $design_name] } { puts "Error detected during netlisting!" } else { puts "Netlist verification passed." } ``` 此 Tcl 脚本用于验证选定顶层单元格的设计完整性，在实际应用前需适配具体场景需求。 ---
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

farjune

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值