verilog
文章平均质量分 53
天神下凡一垂四
九层之台,起于累土,人生在勤,不索何获,一剑紫气,天外飞仙。
展开
-
六、语法-状态机 | Verilog
1.什么是状态机?有限状态机,(英语:Finite-state machine, FSM),又称有限状态自动机,简称状态机,是指在有限个状态之间按照一定规律转换的时序电路。状态转换图:2.状态机模型状态寄存器由一组触发器组成,用来记忆状态机当前所处的状态,状态的改变只发生在时钟的跳边沿。状态是否改变,如何改变,取决于组合逻辑F的住处,F是当前状态和输入信号的函数。状态机的输出是由输出组合逻辑G提供的,G也是当前状态和输入信号的函数状态机分为两种:米利状态机.原创 2022-01-11 11:38:43 · 404 阅读 · 0 评论 -
五、高级知识点 | Verilog 语法
1.结构语句:initial 和 alwaysinitial 语句在它的模块中只执行一次。它常用于测试文件的编写,用来产生仿真测试信号,或者用于对寄存器变量赋初始值。always语句一直在不断地重复活动。但是只有和一定时间控制结合在一起才有用。always也可以是多个信号,多个信号中间要用关键字or连接。always语句后紧跟的过程块是否运行,要看它的触发条件是否满足。沿触发的always块常常描述时序逻辑行为。由关键词or连接的多个事件名或信号名组成的列表称为“原创 2022-01-10 17:36:59 · 1276 阅读 · 1 评论 -
四、程序架构 | Verilog
1.模块化结构:开发流程Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的,一部分描述接口,另一部分描述逻辑功能。注意:定义变量时未声明类型,则默认类型为wire可综合,则会把Verilog代码(硬件描述语言)转为由门集结构组成的一个电路网表注:如果不可综合,则可以生成一个测试仿真文件,仿真工具可以识别它每个Verilog程序包括4个主要的部分:1.端口定义、2.IO说明、3.内容信号声明、4.功能定义2.模块调用:..原创 2022-01-09 13:32:00 · 956 阅读 · 0 评论 -
三、运算符 | Verilog
1.Verilog中的操作符按照功能分为以下几种类型:算数运算符关系运算符逻辑运算符条件运算符位运算符移位运算符拼接运算符1).算数运算符注:除法运算(/):整数与整数相处的结果为整数2).关系运算符3).逻辑运算符&&:左右两边同时为1,则结果为1||:左右两边同时为0,则结果为04).条件运算符(三目运算符)如:result = a >= b ? a : b;5).位运算符(二...原创 2022-01-08 19:06:05 · 2311 阅读 · 0 评论 -
二、数据类型 | Verilog
Verilog语法中的数据类型及用法。原创 2022-01-08 12:37:44 · 197 阅读 · 0 评论 -
一、基础知识 | Verilog
Verilog基础知识原创 2022-01-07 20:23:49 · 3685 阅读 · 0 评论