六、语法-状态机 | Verilog

1.什么是状态机？

有限状态机，（英语：Finite-state machine, FSM），又称有限状态自动机，简称状态机，是指在有限个状态之间按照一定规律转换的时序电路。

状态转换图:

 

2.状态机模型

状态寄存器由一组触发器组成，用来记忆状态机当前所处的状态，状态的改变只发生在时钟的跳边沿。

状态是否改变，如何改变，取决于组合逻辑F的住处，F是当前状态和输入信号的函数。

状态机的输出是由输出组合逻辑G提供的，G也是当前状态和输入信号的函数

状态机分为两种:

米利状态机

穆尔状态机

 

3.状态机设计

四段论：

①状态空间定义

②状态跳转

③下个状态判断

④各个状态下的动作

3.1状态空间定义：

建议使用第二种：

独热码：每个状态只有一个寄存器置位，译码逻辑简单。

3.2状态跳转(时序逻辑)：

 

3.3下个状态判断(组合逻辑):

 

3.4各个状态下的动作