filterDesigner生成Fir滤波器【FPGA】
filterDesigner设计滤波器参数通过命令行输入filterDesigner或在顶部菜单栏里的app中点击filterDesigner图标打开选择低通fir滤波器,设计方法为等波纹过渡带不要太窄,否则需要极高的滤波器阶数才能实现80dB的衰减通过左侧菜单栏进入量化参数的设定应减少乘积字长,否则会消耗大量的逻辑单元,本人的DE0曾多次被撑爆生成HDL代码然后选择目标HDL语言和目标文件夹,由于该滤波器的目的是用于音频处理,所以选择全串行结构,节省乘法器资源Global se
复制链接