[从零开始学习FPGA编程-31]：进阶篇 - 基本时序电路-RS触发器（Verilog语言）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客

本文网址：

---

目录

前言：

第1章 基本RS触发器

1.1 概述

1.2 RS触发器的电路图组成

1.3 /RS触发器的工作原理 

1.4 RS触发器的真值表

第2章 带时钟信号的同步RS触发器

2.1 电路组成

2.2 真值表

2.3 Verilog代码

---

前言：

复位Reset，置位Set是时序电路非常基础的两个功能信号，本文就讲探讨使用者两个基本信号的触发器，RS触发器。

第1章 基本RS触发器

1.1 概述

复位/置位触发器(R、S分别是英文复位，置位的缩写)也叫做基本R-S触发器，是最简单的一种触发器，是构成各种复杂触发器的基础 。

它具有两个稳定状态，分别为1和0，称双稳态触发器。

如果没