下载
链接: https://pan.baidu.com/s/1coS3x2moPemJ1uDq28SbZw
提取码:e1k2
简介
DSP SimuRTL 是一个自动生成 Verilog 代码的软件引擎, 可以通过特定接口和多种仿真系统对接,只要仿真系统支持 C 语言自定义模型。
在 Simulink 仿真系统中, 使用一套名称为“DSP SimuRTL”的模型库与引擎交互, 从而支持 Verilog 代码的自动生成。 这套模型库包含了各种基本的信号处理单元, 例如加法器、乘法器、寄存器、RAM/ROM 等,也包含了一些常用的算法子系统,例如 FIFO、CORDIC等。
这套模型库面向基于模型设计(MBD)的方法学,在模型设计完成后或设计过程中, 可以随时开启 DSP SimuRTL 引擎软件,花一两分钟的时间自动产生 Verilog 代码。生成的 Verilog 代码和模型设计能在比特级精度上完全匹配,效率可与手工代码媲美。这样使得本来需要几个月才能完成的复杂 DSP 算法的 RTL 实现,在几天之内就可以完成。
内容
目录或文件 | 说明 |
---|---|
dsp_simu2rtl | Simulink的模型库 |
RtlGenServer | verilog代码生成服务软件 |
my_simuRTL | verilog代码和仿真平台 |
Demo | 演示,含说明文档 |
Demo/demo_DDS/tb_demo_dds.slx | 初始的DDS设计 |
Demo/demo_DDS/tb_demo_dds_opt.slx | 优化后的DDS设计 |
Demo/demo_DDS/tb_demo_fsk.slx | FSK调制设计 |
Demo/demo_DDS/tb_demo_psk.slx | PSK调制设计 |
Demo/demo_DDS/tb_demo_am.slx | AM调制设计 |