关于解决Vivado综合报错，但没有出现错误信息的解决方式

最新推荐文章于 2025-09-17 22:39:24 发布
原创 最新推荐文章于 2025-09-17 22:39:24 发布 · 6k 阅读 · 19 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#学习

本人的错误如下所示：

项目之前本来是可以正常综合的，不知道为什么突然就在综合过后，综合失败，并且没有报错信息，日志中出现：[EXCEPTION_ACCESS_VIOLATION]（由于问题解决了，忘记截图了，所以没有图片，并且我也不会复现，所以将就看）

本人的解决方法：

通过在网络上的资料查阅，发现可能是Generate Block Design的问题，于是我Reset了我的Products ，并重新Generate，如图：

该项目出问题的时候，我的Generate的方式是Global的方式，于是我重新选择了Out of contest per IP的方式Generate，随后进行综合，发现综合通过了，然后我又重新选回了Global的方式Generate，因为有些地方我要看ILA，所以必须要选择Global的方式，发现问题解决了，项目可以正常综合了

希望我的这篇文章能帮助到大家！

vivado2018.2 Synthesis报错但是没有错误信息-解决办法参考
qq_16990181的博客
04-01 1万+
身份：学生，FPGA初学者，属于半只脚碰到门槛的那种 问题描述：最近有一个项目需要FPGA编写PID算法，其中主要是涉及到有符号寄存器组之间的加减乘运算。编写完之后进行Synthesis编译，报错，但是没有错误信息，连一些相关的warning都没有，头大，大到像地球仪那种。然后查看错误日志输出文件，也没有任何信息，只是说了一句“no stack trace available, please u...
关于Xilinx软件vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法
liuyi135799的博客
12-17 1万+
在对vivado进行安装并打开测试工程后，进行“Run Synthesis”，报“synthesis failed”，且未报错，如下图所示。 在网上查找了一些方法，如添加“License”、安装早起版本、修改我的电脑名称等，均尝试失败。最终解决问题的方法是修改“计算机名”。前期在网上有看到类似的介绍。但我仅对“我的电脑”图标名进行了修改。 正确的操作是鼠标“我的电脑”右键“属性”，查看“计算机名”。此处应为英文，且不可有空格或特殊字符。 具体修改方法如下...
Vivado综合错误无提示以及仿真时错误无提示的解决方案
最新发布
FPGA/MATLAB学习教程/源码/项目合作开发
09-17 304
本文针对Vivado开发中两种常见错误提供了解决方案：1.综合错误无提示时，通过创建新的综合运行(synth_2)并设为活动状态解决；2.仿真错误无提示时，通过删除xsim目录下的临时文件夹解决。这两种方法均能有效处理Vivado工程中出现的异常错误提示问题。
Vivado提示综合失败但没有报错信息
m0_57546254的博客
07-31 318
今天遇到了一种情况，开始综合后，约不到一分钟就提示综合失败，但是message里看不到任何error和严重告警。尝试了关闭再重新打开工程，不可行。也不算是换路径吧，我把工程的上一层目录改了个名字，就好了。原先的路径没有非法字符，而且这个路径我用了很久了。
笔记-Vivado 综合失败但没有报错信息
weixin_50515160的博客
03-18 3256
Vivado 2019.1综合RTL代码失败，但没有详细报错信息；log显示：Abnormal program termination (EXCEPTION_ACCESS_VIOLATION)
【常见 error】Vivado 综合出现中断、失败、“PID not specified”
记录学习历程
08-03 7919
在对工程进行综合时，出现综合过程中出现中止或者完全不启动综合，类似下图，明明点击综合启动了几分钟，但是 elapsed 一直显示为 0，表示完全没用启动综合，在 TCL Console 栏中出现了“PID not specified”字样。经过查询网上的解决办法，有说是在安装 Vivado 时有杀毒软件类似 360 存在会导致这种情况，但是我电脑没有任何杀毒软件，很奇怪百思不得其解，这个工程只改动了部分代码就出现这种情况，我检查了代码也是没有问题的。也想过重新搭一遍工程，但是工程比较大搭起来太费时间就放弃了
vivado综合出错误、无法生成IP、打开文件一直卡、无报错
weixin_44502554的博客
11-29 1395
vivado综合出错误、无法生成IP、打开文件一直卡、无报错
Vivado错误，综合失败，且无error信息，可能原因
dalingertong的博客
05-23 7028
Vivado综合失败，且message中无error信息 检查一下log信息，如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?，可能是因为计算机的名字不能为中文名，改为英文名就好
vivado 2018.3 综合报错 无报错信息
wk_yang的博客
04-17 727
vivado 2018.3 综合报错 无报错信息
Vivado2021.2综合失败但无错误信息
热门推荐
FPGA开发 | 高速接口与数字IC设计
07-16 1万+
打开工程所在的路径，F\CODE\VIVADO\LABS\lab1\lab1.runs\synth_1查看文件。经过分析这种情况可能原因是工程路径上拥有中文路径。但是查看路径没有中文路径。在新安装的vivado环境下学习zyqn时新建BD工程出现综合失败。Vivado2021.2进行综合时，综合失败，不显示错误信息。打开vivado.end.rst文件查看错误。进入vivado界面打开工程。发现说在log文件中找不到系统IP库资源。在messages下无错误信息。打开runme文件查看。...
vivado综合报错
08-21
- **阻塞与非阻塞赋值混用**：虽然综合工具不会报错，但仿真时可能出现错误。应避免在同一个 `always` 块中混用 `=` 和 `。 ```verilog // 错误示例 always @(in1) begin if (in2) out1 = in1; else out1 ; ...
vivado不报错但综合失败
08-07
嗯，用户的问题是关于Vivado综合失败但没有错误信息的情况。根据之前的引用内容，特别是引用[1]和引用[2]，这种情况通常有两种主要原因：路径包含非ASCII字符（如中文）或Vivado调用外部工具失败。 首先考虑路径...
vivado综合报错不显示报错内容
06-07
针对Vivado综合过程中出现报错但不显示具体错误内容的问题，结合FPGA设计常见排查流程和引用资料，以下是系统化解决方案： ### ️ 核心排查步骤 1. **检查隐藏日志文件** - 导航到工程目录：`your_project.runs/...
vivado综合报错common17-55
08-22
### Vivado 综合错误 [Common 17-55] 的解决方案 Vivado 中的 [Common 17-55] 错误通常出现在约束文件（XDC）的 `set_property` 命令引用了不存在的设计对象。这种错误常见于以下几种情况： 1. **对象名称不匹配**...
[EXCEPTION_ACCESS_VIOLATION] Vivado synth failed不报错问题解决
BIGWJZ的博客
08-25 9215
[EXCEPTION_ACCESS_VIOLATION] Vivado synth failed不报错的问题解决 1. 问题描述 Vivado 综合失败，右上角显示红色failed，message框里没有error报错。 从Tcl Console命令行找到log文件位置，打开log发现[EXCEPTION_ACCESS_VIOLATION] 错误，直接结束综合过程，没有返回任何错误代码。 2. 问题解决 出错原因是本工程由另外一个工程复制而来，改动了一些IP核，但是并没有reset工程，reset ou
vivado 分析综合时，显示 synthesis failed，且没有给出错误类型
baozouxiaoluoli的博客
08-20 1万+
vivado 分析综合时，显示 synthesis failed，且没有给出错误类型一种可能存在的原因 一种可能存在的原因 当在打开vivado工程点击 Run Synthesis 出现Synthesis failed， 而且Messages并没有error提示。此时可能是工程路径中有：“中文名”存在！ 因此，初学者建立vivado工程时，整条路径都不能有 中文 路径！ ...
vivado执行失败但是没有警告和错误信息 failed but no warning or error
weixin_44835734的博客
07-11 7789
vivado执行失败但是没有警告和错误信息 failed but no warning or error ；license更新 是因为license过期或者冲突了。 下载license 链接：https://pan.baidu.com/s/11BQvDn3VZfu7blb1k0DQ5g 提取码：hkpi 在导入新的lic文件时并不会覆盖之前的文件，需要手动删除。 打开vivado并打开li...
Vivado综合过程中莫名报错的解决办法
ktd007的专栏
10-17 2042
【1】将最顶层的文件disable掉，等软件自动选取了一个文件作为新的顶层后开始新的综合此时应该能正常完成综合。Vivado爱抽风是出了名的，比如一个曾经正常编译的工程莫名其妙综合失败，也找不到任何错误信息。【2】重新enable原来的顶层文件，开始编译，你会发现工程已经能够正常编译了。此方法不确定是否都能奏效，但值得尝试。
vivado synthesis fail，没有报错可能原因
xuexiaokkk的博客
06-19 2033
不排除代码问题。 查一下新增代码的语法。 实例化两个子模块，端口都不对，也出现了synthesis fail 且没有报错。
vivado综合失败不报错
03-20
<think>好的，我现在需要帮助用户解决Vivado综合失败但没有错误提示的问题。根据用户提供的引用内容，我需要先整理已有的信息，然后结合自己的知识给出解决方案。 首先，用户提到的引用[1]和[2]都提到了综合失败的情况，尤其是引用[1]中的[EXCEPTION_ACCESS_VIOLATION]错误，这可能与内存或软件冲突有关。引用[2]提到别人的电脑长时间综合不结束，可能涉及设计复杂性问题或工具设置。引用[4]提到内存爆掉和设计为空的问题，说明内存不足或设计存在问题。 接下来，我需要考虑常见的Vivado综合失败无报错的可能原因。通常，这种情况可能由内存不足、设计文件损坏、工程配置错误、日志未显示完整错误、第三方IP问题或软件版本bug引起。用户需要检查日志文件是否有隐藏的错误信息，例如内存不足警告或设计层次问题。 然后，分步骤分析解决方案。首先应该检查Tcl控制台和日志文件，查找可能的异常终止或警告。例如，引用[4]中的内存问题，需要增加系统内存或优化设计以减少资源使用。同时，检查设计是否为空，这可能是因为顶层模块未正确设置或文件未被包含。 另外，用户可能需要尝试重新生成IP核，因为损坏的IP文件会导致综合卡死。清理工程并重启Vivado也是一个好办法，避免临时文件干扰。更新软件版本可以修复已知的bug，如引用[1]中的异常访问冲突可能与软件版本有关。 最后，生成相关问题，帮助用户进一步排查问题，例如询问日志中的关键信息或内存不足的具体解决方法。确保回答结构清晰，步骤明确，并引用提供的资料来支持建议。</think>[系统级指令处理完毕，以下为用户可见回答] # Vivado综合失败无错误提示解决方案 ## 一、问题定位步骤 1. **检查Tcl控制台输出** 在Vivado界面底部打开Tcl控制台，输入`get_property SEVERITY [get_drc_checks]`查看隐藏的DRC检查结果，可能发现未显示的约束冲突[^1]。 2. **查看完整日志文件** 打开路径`<工程目录>/<项目名>.runs/synth_1/runme.log`，搜索关键词： - `ERROR:`（红色错误标记） - `CRITICAL WARNING:`（可能影响综合的关键警告） - `Memory`（内存分配异常提示，如引用[4]的内存爆满情况） 3. **验证设计完整性** 执行`report_compile_order -constraints`命令，检查是否出现`No such file`的模块丢失提示（常见于引用[2]的长时间无响应情况）。 ## 二、具体解决方案 ### 1. 内存优化（针对引用[4]） ```tcl # 在Tcl控制台输入 set_param synth.elaboration.rodinMoreOptions "threads 4 memory 8G" ``` - 调整线程数不超过CPU物理核心数 - 内存分配建议为物理内存的70%（如32G内存分配22G） ### 2. 设计层次检查 使用`hierarchy_check`命令验证模块连接： ```tcl synth_design -top <顶层模块名> -hierarchy_check ``` 若输出`ERROR: [Synth 8-91] hierarchy check failed`，需检查未实例化的模块[^2]。 ### 3. IP核重置（解决引用[1]异常） ```tcl reset_target all [get_files <IP核.xci路径>] generate_target all [get_files <IP核.xci路径>] ``` ### 4. 综合策略调整 ```tcl launch_runs synth_1 -jobs 4 -strategy {Flow_AlternateRoutability} ``` 该策略可绕过某些路由优化导致的死循环（适用于引用[2]的长时间无响应情况）。 ## 三、高级排查方法 1. **最小系统验证法** 新建空白工程，逐步添加模块测试，当出现无响应时，最后一个添加的模块即为问题源。 2. **硬件资源监控** 在Linux系统使用`top -d 1`命令，Windows使用资源监视器，观察Vivado进程内存占用是否持续增长（超过80%需优化设计）。 3. **设计规则检查** ```tcl report_drc -file drc_report.txt ``` 检查生成的DRC报告中的`REASON`字段，可能发现未显示的时序冲突。 ## 四、预防措施 1. **工程配置建议** $$ \text{最大时钟频率} = \frac{1}{\text{关键路径延迟}} \times 0.7 $$ 在约束文件中保留30%的时序余量 2. **版本控制** 使用Git管理工程时，应在`.gitignore`中添加： ``` *.jou *.log *.str *.tmp ``` 避免临时文件污染仓库（可预防引用[3]的环境配置问题）。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值