13_高速PCB布线策略和技巧

8.6 高速PCB布线策略和技巧

8.6.1 过孔的使用

寄生电容
过孔本身存在着对地或电源的寄生电容

D2为过孔在内层上的隔离孔直径；D1为过孔焊盘的直径；T为PCB的厚度；ε为板基材的相对介电常数

过孔的寄生电容延长了电路中信号的上升时间，降低了电路的速度。

寄生电感（危害更大）
过孔还具有与其高度和直径直接相关的串联寄生电感。

h是过孔的高度；d是中心钻孔的直径

过孔的寄生串联电感会削弱旁路电容在电源或地平面滤除噪声的作用，减弱整个电源系统的滤波效用。因此旁路和去耦电容的过孔应该尽可能短，以使其电感值最小。

一些过孔放置要求：
①减少时钟信号走线过孔
②电源和“地”的引脚要就近放置过孔，过孔和引脚之间的引线越短越好
③在信号换层的过孔附近放置一些接地过孔，以便为信号提供短距离回路。

8.6.2 调整走线长度

调整走线长度包括两个方面：相对的和绝对的

相对的就是要求走线长度保持一致，保证信号同步到达若干个接收器。
调整方法就是找出其中最长的那根走线，然后将其他走线调整到等长

绝对的要求是控制两个器件之间的走线延迟为某一个值

走线调整常采用蛇形线的方式

8.6.3 拐角走线

当走线出现直角拐角时，在拐角处会产生额外的寄生电容和寄生电感，如下图所示，这种不连续性会造成反射。

两种改进方法：
①走两个45°拐角
②走圆角（最好的方式）

注：对于45°拐角走线，拐角长度最好满足：L≥3W。

8.6.4 差分对走线

使用差分对走线时，要遵循以下原则：
● 保持差分对的两信号走线之间的距离S在整个走线上为常数；
● 确保D＞2S，以最小化两个差分对信号之间的串扰；
● 使差分对的两信号走线之间的距离S满足——S=3H，以便使元件的反射阻抗最小化；
● 将两差分信号线的长度保持相等，以消除信号的相位差；
● 避免在差分对上使用多个过孔，过孔会产生阻抗不匹配和电感。

8.6.5 走线的3-W原则

3-W原则→解决信号的串扰问题

3-W原则就是让所有的信号走线的间隔距离满足：走线边沿之间的距离应该大于或等于2倍的走线宽度，即两条走线中心之间的距离应该大于或等于走线宽度的3倍。

原文见《高速电路PCB设计与EMC技术分析》