Verilog HDL设计——电梯控制器模块

最新推荐文章于 2024-02-06 12:04:48 发布
最新推荐文章于 2024-02-06 12:04:48 发布
阅读量7.5k 收藏 134
点赞数 14
分类专栏： EDA 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/rimianxing/article/details/116504264
版权

设计一个10层楼的电梯控制器模块，要求：(1) 以按键的时间先后优先级进行设计；(2) 以楼层最短位置先后优先级进行设计。
电梯运行规则：
当电梯处在上升模式时，只响应比电梯所在位置高的上楼请求，由下向上逐个执行，直到最后一个上楼请求执行完毕。如果高层有下楼请求，直接升到有下楼请求的最高楼层，然后进入下降模式。下降模式类似。
定义每层楼的状态，可扩展至任意楼层。
UP(IN):XXXXXXXXXX(10~1楼；1有效，0无效)，上楼请求
DOWN(IN):XXXXXXXXXX(10~1楼；1有效，0无效)，下楼请求
其中1层只能有上楼请求，10层只能有下楼请求，同一层不能既有上楼请求又有下楼请求。上楼或下楼请求被响应后对应位清零。
BUTTON(IN):XXXXXXXXXX(10~1楼；1有效，0无效)，要去往的楼层
到达要去往的楼层后对应位清零。
POSITION(OUT):XXXX(当前楼层)
FLOOR:XXXXXXXXXX(10~1楼；1有效，0无效)，电梯需要停下并开关门的楼层
电梯处在上升模式时，FLOOR=UP|BUTTON；电梯处在下降模式时，FLOOR=DOWN|BUTTON。
UP_DOWN:X(0上升模式，1下降模式)

状态图

状态图
仿真流程图

仿真流程图
Design Block:

module elevator (CLK,RESET,UP,DOWN,BUTTON,POSITION);
 input CLK,RESET;
 input [10:1] UP,DOWN,BUTTON;
 output reg [3:0] POSITION;
 reg [3:0] P;
 reg [10:1] FLOOR;
 reg UP_DOWN;
 reg tmp,flag;
 integer temp;
 reg [8:0] CurrentState,NextState;
 parameter S0=9'b000000001,S1=9'b000000010,S2=9'b000000100,S3=9'b000001000,S4=9'b000010000,S5=9'b000100000,S6=9'b001000000,S7=9'b010000000,S8=9'b100000000;
 
 always @ (posedge CLK or negedge RESET)
 begin
  if(~RESET) CurrentState<=S0;
  else CurrentState<=NextState;
 end

 always @ (RESET or CurrentState or UP_DOWN or UP or DOWN or BUTTON or P or flag)
 begin
  if(~RESET)
  begin
   UP_DOWN=0;
   FLOOR=10'b0;
   P=4'b0001;
   flag=0;
  end
  else
  begin
   if(flag==0) FLOOR=UP_DOWN?DOWN|BUTTON:UP|BUTTON;
   case(CurrentState)
    S0:
    begin
     POSITION=P;
     if(FLOOR==10'b0) NextState=S0;
     else
      begin
       if(UP_DOWN==0)
        begin
         if(P==4'b1010) UP_DOWN=1;
         else
          begin
           case(P)
            4'b0001:
             tmp=FLOOR[2] | FLOOR[3] | FLOOR[4] | FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b0010:
             tmp=FLOOR[3] | FLOOR[4] | FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b0011:
             tmp=FLOOR[4] | FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b0100:
             tmp=FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b0101:
             tmp=FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b0110:
             tmp=FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b0111:
             tmp=FLOOR[8] | FLOOR[9] | FLOOR[10];
            4'b1000:
             tmp=FLOOR[9] | FLOOR[10];
            4'b1001:
             tmp=FLOOR[10];      
           endcase
           if(tmp==0)
            begin
             FLOOR=DOWN|BUTTON;
             case(P)
              4'b0001:
               tmp=FLOOR[2] | FLOOR[3] | FLOOR[4] | FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b0010:
               tmp=FLOOR[3] | FLOOR[4] | FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b0011:
               tmp=FLOOR[4] | FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b0100:
               tmp=FLOOR[5] | FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b0101:
               tmp=FLOOR[6] | FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b0110:
               tmp=FLOOR[7] | FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b0111:
               tmp=FLOOR[8] | FLOOR[9] | FLOOR[10];
              4'b1000:
               tmp=FLOOR[9] | FLOOR[10];
              4'b1001:
               tmp=FLOOR[10];          
             endcase
             if(tmp==0) UP_DOWN=1;
             else 
              begin
               flag=1;
               UP_DOWN=0;              
              end
            end
          end
        end
       else
        begin
         if(P==4'b0001) UP_DOWN=0;
         else
          begin
           case(P)
            4'b1010:
             tmp=FLOOR[9] | FLOOR[8] | FLOOR[7] | FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b1001:
             tmp=FLOOR[8] | FLOOR[7] | FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b1000:
             tmp=FLOOR[7] | FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b0111:
             tmp=FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b0110:
             tmp=FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b0101:
             tmp=FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b0100:
             tmp=FLOOR[3] | FLOOR[2] | FLOOR[1];
            4'b0011:
             tmp=FLOOR[2] | FLOOR[1];
            4'b0010:
             tmp=FLOOR[1];          
           endcase
           if(tmp==0)
            begin
             FLOOR=UP|BUTTON;
             case(P)
              4'b1010:
               tmp=FLOOR[9] | FLOOR[8] | FLOOR[7] | FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b1001:
               tmp=FLOOR[8] | FLOOR[7] | FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b1000:
               tmp=FLOOR[7] | FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b0111:
               tmp=FLOOR[6] | FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b0110:
               tmp=FLOOR[5] | FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b0101:
               tmp=FLOOR[4] | FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b0100:
               tmp=FLOOR[3] | FLOOR[2] | FLOOR[1];
              4'b0011:
               tmp=FLOOR[2] | FLOOR[1];
              4'b0010:
               tmp=FLOOR[1];          
             endcase
             if(tmp==0) UP_DOWN=0;
             else 
              begin
               flag=1;
               UP_DOWN=1;              
              end
            end
          end
        end
       NextState=S1;
      end
    end
    S1:
     NextState=S2;
    S2:
     NextState=S3;
    S3:
     NextState=S4;
    S4:
    begin
     if(UP_DOWN==0) NextState=S5;
     else NextState=S6;
    end
    S5:
    begin
     if(FLOOR==10'b0) NextState=S0;
     else
      begin
       P=P+1'b1;
       if(flag==1)
        begin: B1
         integer i;
         temp=0;
         for(i=10;i>0 && temp==0;i=i-1)
          if(FLOOR[i]==1) temp=i;
         if(P==temp) 
          begin
           flag=0;
           UP_DOWN=1;
           NextState=S0;
          end
         else
          NextState=S7;     
        end
       else
        begin
         if(FLOOR[P]) NextState=S0;
         else NextState=S7;
        end 
      end
    end
    S6:
    begin
     if(FLOOR==10'b0) NextState=S0;
     else
      begin
       P=P-1'b1;
       if(flag==1)
        begin: B2
         integer i;
         temp=0;
         for(i=1;i<11 && temp==0;i=i+1)
          if(FLOOR[i]==1) temp=i;
         if(P==temp) 
          begin
           flag=0;
           UP_DOWN=0;
           NextState=S0;
          end
         else
          NextState=S8;     
        end
       else
        begin
         if(FLOOR[P]) NextState=S0;
         else NextState=S8;
        end 
      end
    end
    S7:
     NextState=S5;
    S8:
     NextState=S6;
   endcase
  end
 end
endmodule

Test Bench:

`timescale 1ns/1ns
module Test_elevator;
 reg CLK,RESET;
 reg [10:1] UP,DOWN,BUTTON;
 wire [3:0] POSITION;
 elevator U0(CLK,RESET,UP,DOWN,BUTTON,POSITION);
 always begin
  CLK=1'b0;
  #5 CLK=1'b1;
  #5;
 end
 initial begin
  RESET=1'b0;
  #10 RESET=1'b1;
  #790 $stop;
 end
 initial begin
  UP=10'b0;
  #10 UP=10'b0000010001;
  #40 UP=10'b0000010000;
  #160 UP=10'b0;  
 end
 initial begin
  DOWN=10'b0;
  #210 DOWN=10'b1100000000;
  #180 DOWN=10'b0100000000;
  #60 DOWN=10'b0;
  #120 DOWN=10'b0000100000;
  #40 DOWN=10'b0;
 end
 initial begin
  BUTTON=10'b0;
  #10 BUTTON=10'b0000001000;
  #140 BUTTON=10'b0;
  #20 BUTTON=10'b0010000000;
  #140 BUTTON=10'b0;
  #40 BUTTON=10'b0000100000;
  #200 BUTTON=10'b0;
  #20 BUTTON=10'b0000000001;
  #180 BUTTON=10'b0;
 end
endmodule

仿真波形图：

在这里插入图片描述
总结

这个题目去年做过，今年回过头来看有了一些新的思考。相比之前在每层楼增加了上下楼请求按钮（UP、DOWN），在电梯里增加了要去往的楼层按键（BUTTON），将FLOOR变成中间变量，表示电梯需要停下并开关门的楼层。整个系统功能完善了许多，也更具备实用性。

日冕星
关注
  • 14
    点赞
  • 踩
  • 134
    收藏
    觉得还不错? 一键收藏
  • 12
    评论
专栏目录
电梯控制器 Verilog语言课程设计
12-16
电梯控制器 Verilog语言课程设计
Verilog简易电梯控制系统（2层）
m0_54240221的博客
09-09 4895
电梯处于1楼，按KEY3，LED3亮，电梯处于上行状态时，立刻按 KEY2，LED2亮，电梯继续运行至2楼，LED3灭；按KEY3，LED3亮，电梯处于上行状态时，立刻按 KEY0，LED0亮，电梯继续运行至2楼，LED3灭；电梯处于2楼，按KEY2，LED2亮，电梯处于下行状态时，立刻按 KEY3，LED3亮，电梯继续运行至1楼，LED2灭；电梯处于2楼，按KEY2，LED2亮，电梯处于下行状态时，立刻按 KEY1，LED1亮，电梯继续运行至1楼，LED2灭；电梯运行至2楼后LED1灭，2楼待机。
项目三 电梯控制器设计（FPGA综合应用设计）
qq_480213640的博客
11-29 3948
实验目的： 通过实验，巩固有限状态机设计方法，并设计实现一个电梯控制器。 实验内容 ： 利用 BASYS 开发板资源设计一个 5 层楼的电梯控制器系统，并能在开发板上 模拟电梯运行状态，具体要求如下： 1. 利用开发板的 5 个按键作为电梯控制器的呼叫按钮； 2. 利用 led 灯分别显示楼层 1~5 的呼梯状态； 3. 利用数码管显示电梯运行时电梯所在楼层； 4. 利用时钟分频设计电梯控制器控制电梯每秒运行一层。
【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）
最新发布
CHUXUEZHE5872的博客
02-06 3130
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。
基于verilog的电梯系统设计
04-27
一个电梯系统的课程设计，用verilog语言编写，包含基本的电梯运行逻辑，能够使用
Verilog简易电梯控制系统设计（两层，含附加项蜂鸣器和流水灯）
06-14
1. 实现2层楼的简易电梯控制系统。 2. 电梯有4个按键。 1楼外只有向上按键（KEY0），2楼外只有向下按键（KEY1），电梯内还有2个按键分别为1楼按键(KEY2)和2楼按键(KEY3）。所有楼层外和电梯内的按键产生的信号作为给电梯的运行请求信号。 3. 3、电梯有4个指示灯（LED0、 LED1 、 LED2 、 LED3）。 LED0: 按下KEY0键,若电梯不在1楼，则LED0亮。 LED1: 按下KEY1键,若电梯不在2楼，则LED1亮。 LED2: 电梯在2楼，按KEY2键, 则LED2亮，电梯到1楼后LED2灭。 LED3: 电梯在1楼，按KEY3键, 则LED3亮，电梯到2楼后LED3灭。 4. 有2个数码管，分别显示当前运行状态及楼层。 （1）1个数码管显示当前运行状态，电梯有三个运行状态：待机、上行、下行。 待机：电梯停在1楼或2楼且无请求信号时均为待机状态。 上行状态：电梯停在1楼，有KEY1或KEY3被按下，进入上行状态。 下行状态：电梯停在2楼，有KEY0或KEY2被按下，进入下行状态。 （2）1个数码管显示所在楼层，显示1或2；每一层楼之间的运行时间间
Verilog HDL3层电梯设计
qq_43650421的博客
11-08 6893
要求： (1)输入信号floor1,floor2,floor3分布表示目的楼层为第1，2，3层，该信号通过触发器保存后输出至状态机，状态机根据目的楼层为第1，2，3层，该信号通过触发器保存后输出至状态机，状态机根据目的楼层及当前楼层控制控制楼层变化，目标楼层到达后由状态机输出清除信号清除该楼层对应触发器；(2)输出信号led[2:0]显示当前楼层，高电平有效 ...
Verilog 四层电梯设计
lsdqyz的博客
12-30 4515
能跑就行系列。。
基于verilog状态机的八层电梯实现
qq_33917270的博客
01-19 597
研究生课程设计需要用verilog设计点东西并仿真，确定选题电梯后发现github上相关资源下载都有问题，我们组就自己写了一个八层电梯（地上七层，地下一层），有需要的可以自取
基于FPGA和Verilog实现的9层电梯控制器仿真设计
毕业作品网站
06-13 5449
电梯运行时，显示电梯运行层数的数码管BIT1（G2）显示电梯运行的层数，假设电梯每运行一层的时间为1s，则该数码管BIT1（G2）数码管在转变为“0”之前显示的数字即为电梯运行的时间。本实验使用板上的四个开关来模拟电梯的叫梯按键，其中每个按钮有两个状态0和1，4个组成了电梯的叫楼层，将这4位二进制数字看成8421BCD码，转换成十进制数字。输入电梯所在楼层B ，乘客要去的楼层 A ，输出O1O2，当A>B 时，输出01；​ 实现方法：通过比较器来比较A 与B 的大小，若A>B 电梯上升，否则电梯下降，
Basys3/FPGA/Vivado/Verilog 4层楼的电梯控制系统实现【武汉理工大学计算机系统能力实训】
Jaye_xxx的博客
07-09 1452
使用BASYS3开发板模拟一个4层楼的电梯控制系统
三层电梯控制器verilog
05-29
三层电梯控制器verilog 三层电梯控制器verilog 三层电梯控制器verilog 三层电梯控制器verilog 三层电梯控制器verilog 三层电梯控制器verilog 三层电梯控制器verilog
基于FPGA的电梯控制器 第二卷 :Elevator_contorller_Verilog.part2.rar
08-26
基于FPGA的电梯控制器Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/118653742 欢迎浏览。 由于资源过大超过CSDN 1000M的限制，所以此资源为压缩卷第二卷，第一卷地址为： 两卷要放在同一个文件夹下才能解压成功。
FPGA 三层电梯控制器
05-29
基于FPGA的三层电梯控制器的实现
verilog HDL 实现的双电梯1-9层控制器源码+仿真+设计文档说明.zip
02-18
verilog HDL 实现的双电梯1-9层控制器源码+仿真+设计文档说明,电梯控制器可分为两个部分，一个是控制器，一个是数据通路。数据通路主要完成对当前电梯所在楼层的远算。控制器则根据外部输入信号和当前状态向数据通路发送控制信号，控制电梯的上升、下降或停留。由于有a,b两部电梯，对每部电梯我们都采用控制器+数据通路的结构。两者的控制器和数据通路分别独立。为方便后续的设计，当前楼层通过9位one hot码表示，如1楼为000000001。
基于FPGA和Verilog实现的9层电梯控制器仿真设计.zip
06-13
资源包含文件：设计报告word+源文件及代码 本实验使用板上的四个开关来模拟电梯的叫梯按键，其中每个按钮有两个状态0和1，4个组成了电梯的叫楼层，将这4位二进制数字看成8421BCD码，转换成十进制数字。对于电梯按键，当没用用户叫梯时，叫梯的数码管BIT5（G1）显示为0；当有用户叫梯时，控制叫梯的数码管显示为用户所叫的电梯楼层。电梯运行时，显示电梯运行层数的数码管BIT1（G2）显示电梯运行的层数，假设电梯每运行一层的时间为1s，则该数码管BIT1（G2）数码管在转变为“0”之前显示的数字即为电梯运行的时间。当SW1-N4 为1时，电梯回到0层。 详细介绍参考：https://blog.csdn.net/sheziqiong/article/details/125259721
电梯控制器-Verilog语言.rar_Verilog电梯_verilog_verilog控制_三层电梯控制器_基于Verilo
07-13
基于Verilog HDL语言开发的三层电梯控制器
基于FPGA的十层电梯控制器.zip
06-14
基于FPGA的单列十层电梯控制器，上海大学工程教育中级大作业，大二学生能力有限，单模块程序。
Verilog语言设计电梯控制器文档
12-31
用Verilog语言实现的电梯控制器，好东西
verilog HDL语言——序列检测器设计
05-23
在Verilog HDL语言中，可以使用状态机来实现序列检测器。以下是一个简单的序列检测器的Verilog HDL代码示例： ```verilog module sequence_detector( input clk, // 时钟信号 input reset, // 复位信号 input ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 12
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值