近日，美国eFPGA IP企业Achronix在京召开产品发布会，推出了全新的Speedster7t FPGA系列产品。
据了解，该系列产品基于一种高度优化的全新架构，以其所具有的如同ASIC一样的性能、可简化设计的FPGA灵活性和增强功能，超越传统的FPGA解决方案。“Speedster7t代表了建立在四个架构代系的硬件和软件开发基础上的创新和积淀，是灵活的FPGA技术与ASIC核心效率的融合，提供了一个全新的‘FPGA+’芯片品类，可以将高性能技术的极限大大提升。”Achronix Semiconductor总裁兼首席执行官Robert Blake表示。
此外，Speedster7t器件采用了TSMC的7nm FinFET工艺制造，专为接收来自多个高速来源的大量数据而设计，同时还需要将那些数据分发到可编程片上算法性和处理性单元中，以尽可能低的延迟来提供那些结果。其中，产品包括高带宽GDDR6接口、400G以太网端口和PCI Express Gen5等接口，一切单元都互相连接以提供ASIC级带宽，同时保留FPGA的完全可编程性。
更重要的一点，新发布的Speedster7t FPGA系列产品专为高带宽数据加速和AI/ML而设计，具有一个革命性的全新二维片上网络（2D NoC）以及一个高密度全新机器学习处理器（MLP）模块阵列，以此高效提升运算能力。
下面就来迅速解码下Speedster7t FPGA的几大优势吧！
首先是对计算性能的高度优化。Speedster7t FPGA的核心是其全新机器学习处理器（MLP）中大规模的可编程计算单元平行阵列，它们可提供业界最高的、基于FPGA的计算密度。
MLP是高度可配置的、计算密集型的单元模块，可支持4到24位的整点格式和高效的浮点模式，包括对TensorFlow的16位格式的支持，以及可使每个MLP的计算引擎加倍的增压块浮点格式的直接支持。
其中，MLP与嵌入式存储器模块紧密相邻，通过消除传统设计中与FPGA布线相关的延迟，来确保以750 MHz的最高性能将数据传送到MLP。这种高密度计算和高性能数据传输的结合使得处理器逻辑阵列能够提供基于FPGA的最高可用计算能力以每秒万亿次运算数量为单位（TOPS）。
其次，世界级带宽。高性能计算和机器学习系统的关键之处在于高片外存储器带宽，从而为多个数据流提供存储源和缓冲。
GDDR6存储器是具有最高带宽的外部存储器件，每个GDDR6存储控制器都能够支持512 Gbps的带宽，而Speedster7t器件是唯一支持GDDR6存储器的FPGA，拥有多达8个GDDR6控制器。关于这一点，Robert Blake在接受采访时表示，做这种高带宽存储FPGA方案，Achronix在业界的成本是最低的。
第三，超高效率的数据移动。Speedster7t架构包含一个可横跨和垂直跨越FPGA逻辑阵列的创新性的、高带宽的二维片上网络（NOC），它们可以连接到所有FPGA的高速数据和存储器接口，感觉就像叠加在FPGA互连这个城市街道系统上的空中高速公路网络一样。
至于NoC支持片上处理引擎之间所需的高带宽通信方面，每一行或每一列都可作为两个256位实现，单向的、行业标准的AXI通道，工作频率为2Ghz，同时可为每个方向提供512 Gbps的数据流量。
“Speedster7t NOC比竞争对手的速度快10倍。”Robert Blake总结道，NOC使得Speedster极大简化了高速数据移动，并确保数据流可以轻松地定向到整个FPGA结构中的任何自定义处理引擎。
第四，应用的安全防护功能。据悉，Speedster7t FPGA采用最先进的比特流安全保护功能，具有多层防御能力，可保护比特流的保密性和完整性，足以有效应对第三方攻击。
除此之外，2084位RSA公钥认证协议被用来激活解密和认证硬件。用户可确信当他们加载安全比特流时，是预期的配置，因为已经通过RSA公钥、AES-GCM私钥和CRC校验进行了身份验证。
第五，经验证的、可向低成本ASIC转换的途径。Speedcore eFPGA IP中采用了与Speedster 7t FPGA中使用同一种技术，可支持从Speedster7t FPGA到ASIC的无缝转换。
对ASIC的转换而言，固定功能可被固化到ASIC结构中，从而减小芯片面积、成本和功耗。当使用Speedcor eFPGA IP将Speedster7t FPGA转换为ASIC，有望节省50%的功耗，并降低90%的成本。
“2019年第四季度推出第一批将用于评估的器件和开发板。”Robert Blake最后谈到。Achronix是家小公司，不会像竞争对手那样做很多不同品类的产品，而是会按照客户需求，在高端领域提供分立式FPGA，同时为需要低成本的用户们提供高性能的FPGA IP的授权。
340
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
