VHDL笔记1

最新推荐文章于 2022-11-14 22:57:32 发布
最新推荐文章于 2022-11-14 22:57:32 发布
阅读量731 收藏 1
点赞数
分类专栏： 硬件基础
原文链接：https://www.cnblogs.com/zhyantao/p/10672424.html
版权

在集成电路设计中， register-transfer level（RTL）是用于描述同步数字电路操作的抽象级。

　　在RTL级，IC是由一组寄存器以及寄存器之间的逻辑操作构成。之所以如此，是因为绝大多数的电路可以被看成由寄存器来存储二进制数据、由寄存器之间的逻辑操作来完成数据的处理，数据处理的流程由时序状态机来控制，这些处理和控制可以用硬件描述语言来描述。

　　RTL级和门级简单的区别在于，RTL是用硬件描述语言（Verilog 或VHDL）描述理想达到的功能，门级则是用具体的逻辑单元（依赖厂家的库）来实现你的功能，门级最终可以在半导体厂加工成实际的硬件，一句话，RTL和门级是设计实现上的不同阶段，RTL经过逻辑综合后，就得到门级。

　　RTL描述是可以表示为一个有限状态机，或是一个可以在一个预定的时钟周期边界上进行寄存器传输的更一般的时序状态机，通常VHDL/verilog两种语言进行描述。

题目要求

分别用两种方式表达此电路：
1）在一个模块中用两个过程来表达；
2）用顶层文件和例化语句的形式来表达。
给出下面RTL图的verilog描述。
1）纯过程语句描述
2）纯连续赋值语句描述

参考答案

两个过程

顶层文件和例化语句

纯过程语句描述

纯连续赋值语句描述

RTL Viewer

源码下载

从码云下载



 

 

沈万三gz
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
如何成为一名高级数字 IC 设计工程师（1-3）Verilog 编码语法篇：Verilog 行为级、寄存器传输级、门级（抽象级别）
新芯设计的博客
07-02 1481
如何成为一名高级数字 IC 设计工程师（1-2）Verilog 编码语法篇：Verilog 行为级、寄存器传输级、门级（抽象级别）
VHDL入门笔记
Runningsail的博客
11-06 3445
一，STD_ULOGIC和STD_LOGIC的区别：        std_ulogic是个枚举类型，有9个值。而STD_LOGIC是std_ulogic类型的决断子类型，除了具有std_ulogic类型的9个值之外，还包含决断函数。如果在硬件设计中不出现“线与”的话，两者没什么区别，但如果有”线与“现象，则STD_LOGIC类型可以通过决断函数来判定信号值，而std_ulogic类型则无法处理...
行为级、RTL级、门级
作为意志与表面的世界
04-27 1万+
行为级：行为级是RTL级的上一层。最符合人类思维的描述方式。主要用于快速验证算法的正确性，不关注电路的具体结构，不一定可以综合成实际电路结构。注重算法。以直接赋值的形式进行，只关注结果。常采用大量运算，延迟等无法综合的语句。其目的不在于综合，而在于算法。 RTL级：使用寄存器这一级别的描述方式来描述电路的数据流方式。RTL在很大程度上是对流水线原理图的描述。接近实际电路结构的描述，可以精确描述电路...
VHDL实现 4-16编码器
electron的博客
04-27 5651
4_16译码器 一、编程设计 RTL文件(.vhdl)： 将使用if和case的两种方式分别用两个architecture，使用configration选择 library ieee; use ieee.std_logic_1164.all; entity decoder4_16 is port( a,b,c,d:in std_logic; -- q:out integer range 0 to 15); q:out std_logic_vect
SystemVerilog(一)-RTL和门级建模
OpenFPGA的博客
03-24 2167
数字硬件建模SystemVerilog(一)-RTL和门级建模接下来系列文章会有很多在Verilog中知识点有被提及，关于这两者关系，请查看《谈谈Verilog和SystemVerilog简史，FPGA设计是否需要学习SystemVerilog》。本文定义了通常用于描述使用SystemVerilog对硬件功能进行建模的详细级别的术语。抽象SystemVerilog能够在许...
VHDL学习笔记
shrekkkk的博客
04-26 260
VHDL学习笔记 Verilog元素 VHDL元素 VHDL用法 备注 module entity entity xx is port(a:in <type>; b : out <type>)； end entity xx; 用于声明一个模块，模块名字与文件名要一致，用于定义外部表象 模块体 architecture architecture yy of xx is begin end architecture yy； 用于描述一个模块的主体，其中可以包括p
VHDL语言学习笔记
08-19
1. **VHDL的基本结构** VHDL的结构主要包括实体（Entity）、架构（Architecture）、包（Package）和配置（Configuration）。实体描述了硬件接口，架构定义了系统的行为和结构，包用来封装和重用代码，配置则用于...
VHDL_conclusion1.rar_vhdl_vhdl学习
09-23
压缩包内的文件"VHDL语言学习总结.pdf"很可能是一个详细的教程或笔记，涵盖了VHDL的基础知识，如数据类型、运算符、结构体、进程（Process）、库和组件声明、时序控制等。这份文档可能会讲解如何描述数字逻辑门、...
vhdl.rar_vhdl_vhdl学习
09-20
1. **基本语法**：理解VHDL的实体、结构体、配置、库、包等基本元素，以及如何定义数据类型、信号和变量。 2. **数据类型与运算**：了解标准数据类型如BIT、STD_LOGIC、INTEGER等，以及自定义数据类型的创建和使用...
师兄笔记1
08-03
本篇笔记主要探讨了FPGA开发中的规格制定、详细设计以及前端设计流程。 首先，规格制定是整个设计的起点。在这个阶段，客户会向无晶圆设计公司（Fabless）提出芯片的功能和性能需求，这些需求构成了芯片规格。规格...
自动售货机VHDL程序与仿真-教程与笔记习题
05-22
1. VHDL 语言的基本结构：entity、architecture、process 2. VHDL 语言的信号定义：std_logic、std_logic_vector 3. VHDL 语言的过程定义：process 4. VHDL 语言的条件判断：if 语句 5. 自动售货机的控制原理：货物...
行为级和RTL级的区别
weixin_33750452的博客
02-15 1416
RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。 行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C/C++来...
RTL概念与常用RTL建模
热门推荐
lzhang97的博客
06-11 4万+
RTL和综合的概念 RTL（Register Transfer Level，寄存器传输级）指：不关注寄存器和组合逻辑的细节（如使用了多少逻辑门，逻辑门之间的连接拓扑结构等），通过描述寄存器到寄存器之间的逻辑功能描述电路的HDL层次。RTL级是比门级更高的抽象层次，使用RTL级语言描述硬件电路一般比门级描述简单高效得多。 RTL级语言的最重要的特性是：RTL级描述是可综合的描述层次。 综合（Synthesize）是指将HDL语言、原理图等设计输入翻译成由与、或、非门等基本逻辑单元组成的门级连接（网表），并根
五个级别：系统级、算法级、RTL级、门级、开关级
sdbzlh的专栏
11-26 2万+
算法级：主要用于快速验证算法的正确性，不一定可以综合成实际电路结构 结构级：更接近电路的实际结构，电路的层次化描述，类似于电路框图 RTL级：贴近实际电路结构的描述，描述的细节到寄存器内容传输级别，可以精确描述电路的工作原理、执行顺序，细化到寄存器级别的结构描述也就是RTL级描述，并无绝对划分标准 开关级：完整描述了电路的细节，最底层的电路描述，可以描述pmos/nmos
Verilog的三种描述方式（门级、RTL级、行为级）
yinjian0924的博客
06-12 2万+
Verilog的三种描述方式（门级、RTL级、行为级） RTL级： 基本语句为连续赋值语句： 左值必须是net类型，右值无要求 使用寄存器这一级别的描述方式来描述电路的数据流方式。RTL在很大程度上是对流水线原理图的描述。接近实际电路结构的描述，可以精确描述电路的原理、执行顺序等。其目的在于可综合。 行为级： 结构化过程语句：和 左值必须是reg类型，右值无要求； 过程赋值......
VHDL&Quartus快速入门 3小时
ZnS_oscar的博客
11-14 2191
跟着本文走，从一无所知到看懂简单程序，只需2~3h
VHDL学习笔记——顶层程序编写
akadiao的博客
06-01 2632
VHDL顶层程序编写
关于电压互感器的详细介绍.pdf
最新发布
07-20
电压互感器（Voltage Transformer，简称VT），又称电压变压器或电压互感器（PT），是电力系统中不可或缺的重要设备之一。以下是关于电压互感器的详细介绍： 一、定义与功能 电压互感器是一种用于测量高电压并将其转换成低电压信号的电器设备，以便于测量、监测和保护。它主要用于电力系统中测量仪表、继电保护等二次设备获取电气一次回路电压信息的传感器。通过将高电压按比例转换成低电压（如100V或更低），电压互感器使得电力系统中的电压测量、保护和控制变得更加容易和安全。 二、工作原理 电压互感器的工作原理基于电磁感应原理。它通常由高压绕组、低压绕组和磁芯组成。高压绕组与高压电网中的相线相连，低压绕组则与电压表、保护装置等低压设备相连。当高压绕组中有电流通过时，会在绕组中产生磁场，这个磁场会穿过磁芯并感应到低压绕组中，从而在低压绕组中产生电压。由于低压绕组的匝数较多，因此在低压绕组中感应到的电压远低于高压绕组中的电压。 三、类型与分类 根据功能和用途，电压互感器可以分为多种类型。常见的类型包括电磁式电压互感器（如电容式电压互感器，应用广泛）和非电磁式电压互感器（如电子式、光电式等）
小数分频器vhdl实现_VHDL学习笔记（1）
05-26
小数分频器是一种常见的电路，能够将输入时钟信号分频为一个小于1的分数。VHDL是硬件描述语言，可以用于设计数字电路。下面是一个小数分频器的VHDL实现。 ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity Fractional_Divider is Port ( CLK_IN : in STD_LOGIC; CLK_OUT : out STD_LOGIC; EN : in STD_LOGIC; RST : in STD_LOGIC; N : in UNSIGNED(9 downto 0); D : in UNSIGNED(9 downto 0)); end Fractional_Divider; architecture Behavioral of Fractional_Divider is signal counter : UNSIGNED(9 downto 0) := (others => '0'); signal div : UNSIGNED(19 downto 0) := (others => '0'); signal clk_div : STD_LOGIC := '0'; begin process (CLK_IN, RST) begin if (RST = '1') then counter <= (others => '0'); div <= (others => '0'); clk_div <= '0'; elsif rising_edge(CLK_IN) then if (EN = '1') then counter <= counter + 1; if (counter = (D - 1)) then counter <= (others => '0'); div <= div + N; clk_div <= not clk_div; end if; end if; end if; end process; CLK_OUT <= clk_div; end Behavioral; ``` 这个小数分频器的输入是一个时钟信号`CLK_IN`，还有一个使能信号`EN`和复位信号`RST`。输出是分频后的时钟信号`CLK_OUT`。`N`和`D`分别是分子和分母，用于计算分数。 在`process`中，首先根据复位信号清空计数器和除数寄存器以及分频后的时钟信号。然后在时钟上升沿触发时，如果使能信号为1，则将计数器加1。当计数器计数到D-1时，说明经过了D个时钟周期，需要对除数寄存器加上分数N，并将计数器清零。同时，分频后的时钟信号取反。 最后将分频后的时钟信号赋值给输出端口`CLK_OUT`即可。 这是一个简单的小数分频器的VHDL实现。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值