基于ZCU104的PS和PL数据交互例程（四）：vivado中制作Block Design

已于 2023-11-05 12:02:03 修改
阅读量1.2k 收藏 13
点赞数 6
分类专栏： FPGA开发 文章标签： fpga开发 linux
于 2023-10-25 16:51:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shshshsh1/article/details/134038703
版权

基于ZCU104的PS和PL数据交互例程（四）：vivado中制作Block Design

基于ZCU104的PS和PL数据交互例程（一）：简介
基于ZCU104的PS和PL数据交互例程（二）：vivado中封装现有工程成IP
基于ZCU104的PS和PL数据交互例程（三）：vivado中创建IP
基于ZCU104的PS和PL数据交互例程（四）：vivado中制作Block Design
基于ZCU104的PS和PL数据交互例程（五）：Petalinux流程
基于ZCU104的PS和PL数据交互例程（六）：上板流程
基于ZCU104的PS和PL数据交互例程（七）：驱动编写与测试

1.设计架构

本次工程的架构设计思路如下

  1. PS与PL交互数据总共分为两类，第一类是控制信号，第二类是数据信号。这里第一类控制信号走AXI4-LITE，第二类数据信息走CDMA
  2. 整体数据流程
    1. PS端开始任务后，首先通过CDMA把初始数据送到BRAM_INIT
    2. 初始数据传输完成后，PS端通过AXI4-LITE给控制器发送初始数据加载完成信号
    3. 拿到PS给的初始数据完成信号后，控制器发送Start_DUT信号给DUT
    4. DUT通过BRAM_INIT_Port读取BRAM_INIT中的数据（这里按照自己DUT的逻辑读取即可）
    5. DUT读取完数据后，开始计算
    6. DUT计算完成后，把结果数据通过BRAM_RES_Port写到BRAM-RES中
    7. DUT发送DUT_Finish信号给控制器
    8. 控制器通过AXI4-LITE发送PL处理结束信号
    9. PS端拿到PL处理结束信号后，通过CDMA把结果数据从BRAM_RES中读走
    10. 完成一次交互逻辑，后续重复操作

架构图

2.vivado中BD设计

参考block design的设计流程，这里给出完成的工程

封装IP的详细流程见另外两篇博客
基于ZCU104的PS和PL数据交互例程（二）：vivado中封装现有工程成IP
基于ZCU104的PS和PL数据交互例程（三）：vivado中创建IP

新建工程之后，选择zcu104板卡

点击Settings把准备好的IP路径加入进来

image-20231021173808914

点击新建block design

image-20231021173644326

配置PS的IP

然后加入PS端的IP

image-20231021173926506

点击Run Block Automation，会自动配置PS端

image-20231021173953805

然后双击PS端，进行特殊配置

DDR配置，根据ZCU104的User Guide，这里选择后缀为083E的型号

image-20231021174327088

PS与PL端口配置，master接口1个，slave接口1个

image-20231021174433422

默认PS给PL的时钟是100M，中断引脚打开，所以我们不再修改，完成配置

添加BRAM的IP

image-20231021174725502

配置成真双口，这里要注意BRAM的数据位宽和地址，这里数据位宽是32bit，跟DUT里面一致，就不再修改。依次加入BRAM_INIT和BRAM_RES

image-20231021175105849

添加bram controller

image-20231021175220918

这里给BRAM_RES和BRAM_INIT每个都配置一个bram controller，所以bram controller配置成一个接口就行

image-20231021175325365

目前添加的IP情况如下

image-20231021175503334

添加CDMA

image-20231021175545189

配置如下

image-20231021175558267

后面连接的时候，使用的AXI SmartConnect，这样数据传输更快。

添加自己的IP

添加自己的IP，controller和dut，不需要配置

image-20231021175642797

image-20231021175703336

自动连接IP

点击block design的左上角的Run Connect Automation

按照下图配置

image-20231021180230207

配置BRAM_INT_ctrl

image-20231021180356931

image-20231021180539389

配置BRAM_RES_ctrl

image-20231021180606531

image-20231021180619375

controller和ps的保持默认就行

配置dut的BRAM端口，选择对应的就行

最后点击OK

image-20231021185428565

手动连接

连接clk_PL，start_DUT，DUT_finish，rst_n这些信号

(这里的cdma的中断引脚cdma_introut应该要跟ps的pl_ps_irq连接的，一开始忘记连接了，这里一定要连接上)

image-20231021185610233
在这里插入图片描述

将rst_KEY_PL引出来，通过按键复位。右键rst_KEY_PL，选择Make External

image-20231021185738000

最后点击验证

image-20231021185841802

image-20231021185905904

验证通过后查看地址分配情况，后面Linux下映射虚拟地址到物理地址有用

image-20231021190037488

3.打包BD

在sources页面，右键bd，选择Generate Output Products

image-20231021190130614

image-20231021190216649

完成后，创建顶层文件，如下图选择

image-20231021190408445

image-20231021190446022

4.添加约束文件

set_property PACKAGE_PIN B3 [get_ports rst_KEY_PL_0]
set_property IOSTANDARD LVCMOS33 [get_ports rst_KEY_PL_0]

5.生成比特流

image-20231021190523449

image-20231021213625309

6.导出硬件文件(XSA)

image-20231021213708746

image-20231021213735057

image-20231021213833037

最后成功得到.XSA文件，包含了硬件的信息，后面Petalinux会用

水流water
关注
  • 6
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
ZYNQ-Linux开发之（二）Vivado工程搭建、Block Design设计搭建、PS、PL的IP核的使用配置
qq_38584212的博客
07-02 6316
其他可能需要配置的是PL Fabric Clocks，根据之后添加PL的IP核所需的时钟确定，比如本工程的PL的IP核中有的需要100M时钟，有的需要200M时钟，有的需要125M时钟，还有的需要10M时钟，则可按下图设置，对于精度要求不高的IP核，还可以通过添加时钟的IP来进行时钟的倍频实现需要的时钟。4. SD有两个可选，一般设计中SD0为SD卡槽，SD1为EMMC，若为板卡存在EMMC芯片则SD0和SD1都需要勾选，无论是否有EMMC，SD0都是必须选择的。
基于ZCU104的PS和PL数据交互例程的DUT代码
11-01
基于ZCU104的PS和PL数据交互例程的DUT代码，先上传这个，后面整理好其他的资源也会上传的
高效的VIVADO BlockDesign设计方法:将自己设计的模块信号以总线形式聚合
FPGA入门到跑路
06-03 2198
在FPGA的顶层设计中，常常会涉及到诸多模块进行相互连接。通常情况下，我们会使用verilog语言中的模块例化，来完成各个模块之间的连接，但是这样可读性太差，过一段时间再来看项目，或者交给其他人，要理清模块之间的连接情况，需要额外花费大量时间。
ZCU104 开发板原理图
07-10
ZCU104 开发板原理图是 Xilinx 官方提供的一份详细的设计文件，旨在帮助开发者快速了解 ZCU104 开发板的设计理念和实现方法。该文件包含了 ZCU104 开发板的详细设计信息，包括原理图、组件清单、PCB 布局等。 1. ...
pl.rar_fpga_scale_vivado_xilinx pl dp开发_zynq pl ps
07-13
xilinx ZYNQ Ultral Scale+ 系列开发板ZCU102，基于VIVADO 在PL端的BD设计，包含三种视频接口的视频输入，同时由PS端对整个工程的IP进行配置。
zcu102用PL读写DDR4
07-10
在本例中，FPGA用于实现与DDR4内存的交互，包括控制信号的产生、数据的缓存和传输等。 5. FIFO（First-In-First-Out）缓冲区：FIFO是数据结构中的一种，遵循先进先出的原则。在PL读写DDR4的场景中，FIFO常被用作...
zcu102试验axi gpio并使用pl中断
01-10
在嵌入式系统设计中，ZCU102是一款基于Xilinx Zynq UltraScale+ MPSoC平台的开发板，广泛用于高性能计算、数据处理和通信应用。在本实验中，我们将深入探讨如何利用AXI GPIO（Advanced eXtensible Interface General...
FPGA开发——D触发器的设计
weixin_63553972的博客
07-24 599
在FPGA开发中完成对于D触发器的实现。
FPGA开发——蜂鸣器的控制
最新发布
weixin_63553972的博客
07-29 156
在项目开发的过程当中，我会通常会需要一个东西就行报警显示，有使用语音报警，信息报警等注入此类的方式，但最为简单使用的还是蜂鸣器的使用，蜂鸣器控制简单，成本低，是最为常用的模块之一。今天我们就来对蜂鸣器在FPGA中的使用进行一个简单实现。
FPGA与ASIC：深入解析芯片设计的双子星
weixin_65793170的博客
07-23 843
在半导体世界里，FPGA（Field-Programmable Gate Array，现场可编程门阵列）与ASIC（Application-Specific Integrated Circuit，专用集成电路）是两种截然不同的芯片设计策略，各自在不同的应用领域发光发热。这里将深入了解一下，这两种技术的核心差异，探讨它们的设计流程，分析各自的优缺点，以及展望未来的发展趋势。
FPGA开发——按键控制LED的实现
weixin_63553972的博客
07-29 272
在顶层文件中，使用一个中间变量key_out将按键中的输出赋值给LED模块中的按键标志位输入key_flag。通过我们前面编写的按键消抖的文件和LED文件将按键和LED两个模块进行交互，从而达到按键控制LED的目的。在上一篇文章中我们学习了按键的相关消抖及其使用，在这篇文章当中我们就针对通过按键实现LED的控制。通过波形图我们可以看见当按键按下一次，LED状态切换一次，实现了按键控制LED的功能实现。新建led_ctrl.v文件。2、LED相关设计文件编写。
实习心得—20240725
weixin_49574391的博客
07-25 251
问题的提示是debug_时钟不匹配的问题，网上说可能是因为hub‘时钟与jtag时钟速率不匹配的问题，hub的时钟频率高于jtag仿真器时钟频率，但是经过我查看综合后的原理图，打开层层封装后发现clk与125mhz时钟相连，jtag仿真器的频率为300mhz，在经过重新设计jtag仿真器，将时钟频率改变为100mhz后，还是无法出现波形图。要实现一个个功能，需要经过设计，仿真，验证，调试的过程，而在每一个流程下面，又会产生很多杂碎的问题。
FPGA开发——LED流水灯实现先从左往右流水，再从右往左流水
weixin_63553972的博客
07-26 399
我们在设计完一个方向的流水灯的设计时，总是会想实现让流水灯倒着流水回去的设计，这里我也是一样，实现这种设计的方法有很多种，其中就有直接使用case语句将所有可能包含进去编写，这种设计方法是最简单的，还有就是使用多个计数器的方式进行标志判断，实现方向流水的切换，以及我们最常用的状态机方法的实现。因为这里的设计不太难，所以我就讲解前面两种实现方式，至于最后一种方法感兴趣的可以去实现一下。
Linux初学基本命令
yuan20010401的博客
07-25 82
1、rm 文件名称 删除多个文件多个目录需要用空格 删除根目录（rm -rf /*）1、touch 文件名字 用于linux创建文件 创建多个目录需要用空格隔开。2、mkdir 目录名称 用于创建文件夹 创建多个嵌套文件夹需要用/隔开。1、cp 当前文件 其他目录名称 拷贝文件夹需要在最后 -r。退出不保存时按Esc+:q!1、ls 查看当前目录下面的文件或者文件夹。2、more 文件名称 查看文件更多内容。1、mv 原文件路径 目标文件路径。退出保存时按Esc + :wq。
RV1126 Linux 系统，接外设，时好时坏（一）应该从哪些方面排查问题
小灰灰的博客
07-25 122
在 Linux 系统中排查外设连接问题时，需要从硬件、软件、时序和协议等多个方面进行全面分析。逐步排查并记录每一步的测试结果，有助于快速定位问题的根源。解决 “时好时坏”的问题可能需要综合考虑多个因素，耐心细致的排查将会提高找到解决方案的效率。
【Linux】一些基本指令
weixin_73914025的博客
07-25 689
在学习操作系统的时候，我们应该要清楚操作系统是什么。操作系统是一款进行软硬件资源管理的软件。如果没有操作系统，即使是有一台好的电脑配有一套好的鼠标和键盘，我们也无法使用这台电脑。所以我们也就知道了为什么要进行软硬件资源管理，目的就是为我们使用机器提供了良好的服务。我们在《Linux的环境搭配中》提到了云服务器的使用，为了方便学习，我在Linux的学习中，将会使用云服务器来进行学习。在上面提到的那片文章中，我们提到了Xshell，我们在每次打开Xshellssh (用户名)@(公网IP)
Linux|多线程（三）
学习笔记
07-25 309
线程池是一种多线程处理形式，处理过程中它将被提交的任务分配给预先创建好的多个线程中的一个去执行。
ArchLinux部署waydroid
Fearlessness的博客
07-25 1200
ArchLinux部署waydroid运行Android热门应用
Linux实现双网卡绑定
qq_42999045的博客
07-24 461
Linux实现网卡切换
vivado blockdesign
06-28
### 回答1： Vivado Block Design 是一种用于 FPGA 设计的可视化设计工具，可以通过简单的拖拽和连接操作快速设计出复杂的硬件电路。在 Vivado Block Design 中，用户可以将不同的硬件模块抽象成一个个 IP 核，并将它们拼接在一起构成一个完整的硬件系统。同时，用户还可以通过 Block Design 来进行 RTL 设计和仿真等工作，提高设计效率和设计质量。 ### 回答2： Vivado Block Design 是 Xilinx 公司的一款图形化设计工具，可以用于 FPGA 的设计和实现。它可以帮助设计人员在不需要编写代码的情况下，通过拖拽和连接各种模块来创建一个完整的 FPGA 设计。 Block Design 的核心组成部分是 IP（Intellectual Property）模块。这些模块提供了各种功能，比如时钟管理、数据传输等，让设计人员能够轻松地将各种模块打包在一起创建一个完整的设计。 使用 Block Design 进行 FPGA 的设计有许多优点。首先，它可以加速设计时间，因为设计人员只需要拖放和连接各种 IP 模块，而无需进行繁琐的手动设计。此外，它还可以提高设计的可重用性和可维护性，使得更容易进行调试和功能升级。 当设计人员使用 Vivado Block Design 时，他们可以从 IP 目录中选择不同的 IP 模块。这些 IP 模块既可以是由 Xilinx 公司提供的标准 IP，也可以是用户自己编写的 IP。此外，Block Design 的界面非常简单，任何人都可以在很短的时间内学会如何使用它。 总之，Vivado Block Design 是一款极为强大的 FPGA 设计工具，可以帮助设计人员快速创建高质量的 FPGA 设计。无论是从时间、可重用性还是可维护性来看，它都是一个高效能的工具，值得设计人员掌握和使用。 ### 回答3： Vivado Block Design 是一种基于 IP 核的设计方法，可以在 Vivado 工具中创建和管理复杂的 FPGA 系统。它的主要目的是简化 FPGA 设计流程，并提高设计效率和可重用性。 Vivado Block Design 是一个包含多个 IP 核的设计，这些 IP 核可以通过拖放和连接，用于创建复杂的逻辑系统。在 Vivado Block Design 中，设计人员可以通过 IP Integrator 界面来方便的建立复杂的硬件系统，并在此界面上建立各个 IP 和他们的连接方式。这种方法可以减少硬件设计人员的工作量，也可以增加他们的创作灵活性，进一步优化设计效率。 此外，Vivado Block Design 还具有简单且易于维护的特性。在设计过程中，设计人员可以将设计分成多个模块，从而提高设计的可重用性。这使得修改和维护单个模块成为可能，而不必打破系统整体功能。这也是一种很好的方式，可以使 FPGAs 设计团队更为高效地协作。 总之，Vivado Block设计是一种快速、高效设计FPGA System的方法，它极大地降低了硬件开发周期和成本。通过掌握Vivado Block Design的技术，设计人员可以更好地管理系统设计中的细节，并快速地创建可以满足应用需求的硬件系统。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

水流water

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值