基于FPGA的高速PCB板设计


原贴:http://bbs.ednchina.com/BLOG_ARTICLE_211733.HTM

高速PCB板设计


 


         由于I/O的信号的快速切换会导致噪声产生、信号反射、串扰、地反弹,所以设计时必须注意:


1.       电源渗透并平坦分布到所有器件中以减少噪声;


2.       为信号(包括时钟和差分信号)使用建议的布线技巧;


3.       阻抗匹配和终端设计估计;


4.       终止信号和传输线以减少信号反射;


5.       最小化并行走线的串扰;


6.       减少地反弹的影响。


 


电源过滤和分布


         所有电路板和器件上干净、平台分布电源Vcc可以减少系统噪声。


         滤除由供电源处产生的低频(<1kHz)噪声,建议就近供电源入口处放置100uF的电解电容;若使用电压调整器,直接放置电容到最终给器件供电的Vcc处。电容不经滤除供电源产生的低频噪声,而且也能为许多输出切换同时发生时提供额外的电流。


         另一种滤除供电源噪声的方法是串入一个铁氧体磁珠,并就近磁珠放置一个10uF-100uF的旁路电容。一个合理的终端、布局、滤波的设计不需要磁珠,使用一个0欧姆的电阻取代即可。



点击看大图 


         为了滤除器件中的高频噪声,建议就近VccGND放置退耦电容。


         电源分布也会影响系统噪声。总线分布的电源和电源面(独立电源层)都会散布电源到PCB中。通常两层板的电源采用总线分布式,PCB的密度限制了走线宽度,电源总线有DC阻抗,总线上最后的元件接收到Vcc可能会被削减了最多0.5V。因此,建议使用独立的电源层传播电源,可以有效降低DC阻抗。


         关于模拟电源和数字电源,如果无法做到使用独立的层,那么应该进行电源平面的切割。图2就是PLL电源供电隔离的例子。



 点击看大图


         减少电源分布产生的系统噪声:


1.       为平坦式电源分布使用独立的模拟电源供电;


2.       PLL电源供电避免走线和多信号层;


3.       靠近PLL电源供电面仿真一个地层面;


4.       只能把模拟和数字元件放置在它们相应的地平面上;


5.       使用磁珠隔离 PLL供电源和数字供电源。


 


传输线和信号走线


         快速切换导致噪声产生、信号反射、串扰、地反弹的不同程度,取决于PCB原材料结构特性。PCB板的介电常数Er,决定了信号在板上的传输速率,下面的公式即介电常数和信号传播速率的关系(C = 光速 =  3× (108次方) m/s):


         Vp = C / (Er开根号)


         计算信号在PCB板上的传播延时Tpd = l / Vp 


         一条信号走线是采样集总线还是分布线取决于信号切换时间(Tr)是否大于4被的Tpd 


         集总线:Tr >  4 × Tpd


         分布线:Tr <  4 × Tpd


 


         微波传输线和带状传输线的走线如下:



点击看大图 


时钟信号布线


         推荐以下的时钟布线技巧:


1.       避免过多的绕转,时钟走线应该尽可能的走直线;


2.       尽量让时钟信号只走一个信号层;


3.       时钟信号传输中避免打过孔,因为过孔会导致阻抗变化和反射;


4.       以微波传输线方式走时钟信号线(顶层更合适);


5.       靠近外层布地面以最小化噪声干扰,如果你使用内层走时钟信号,使用地平面夹着一减少延时;


6.       合适的终结时钟信号线。


 


差分信号走线


         推荐以下的差分信号走线技巧:


1.       保证图中的D > 2S以最小化串扰;


2.       在信号离开器件后,尽可能的靠近两条差分信号对,最小化信号反射;


3.       在两条差分信号对的整个走线过程中保持恒定的距离;


4.       保持两条差分信号对的走线长度一致,最小化偏斜和相位差异;


5.       避免使用过孔,最小化匹配阻抗和感应系数。



点击看大图 


阻抗匹配和终端设计


         为了消除信号反射,源阻抗Zs必须等于走线阻抗Zo,也必须等于负载阻抗ZL。负载阻抗通常会高于走线阻抗,走线阻抗高于源阻抗。为了消除信号反射,串入或者并入一些电阻达到ZLZsZo相匹配。


         并行方式很多,下面介绍常用的串行匹配方式。串行匹配电阻主要是为了削弱次级反射。经验值推荐为33欧姆。例如我们常在时钟信号的走线上串入一个33欧姆的电阻。


 


串扰


         串扰是指并行走线之间有害的耦合。两种类型的串扰:前向(电容性的)和后向(感应性的)。前向串扰主要是由于两个长的并行信号之间的相互电容导致,其中一个信号跳变时会影响另一个信号线。后向串扰常发生在磁性区域,其中一个信号对另一个信号的影响。


         下图是并行走线的长度与串扰程度的关系。



点击看大图 


         为了有效减低并行走线间的串扰,必须保证两个并行走线的信号的中心距离大于4倍的走线宽度,如下图。


         点击看大图


 


         此外,如果它们之间的走线距离无法得到保证,那么拉近地面与并行走线信号间的距离也可以有效削弱串扰的影响。下面是不同的地平面与信号间的距离对信号串扰的影响程度。



点击看大图 


        


地反弹


 


 


         解决办法:


1.       尽可能的给Vcc/GND对添加退耦电容;


2.       退耦电容尽可能靠近器件的电源和地;


……


评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值