车载充电器（OBC）氮化镓（GaN）驱动（高压高功率）设计

以GaN的6.6千瓦车载充电器为例，首先回答一个问题，为什么想使用GaN进行高性能设计？我们将通过比较和对比GaN与硅和碳化硅的堆叠方式来做到这一点。从那里，我们将深入了解有关电源、布局、热管理和控制的一些细节。

1、氮化镓优势

随着新一代的出现，电子产品越来越小、越来越轻。我们可能都非常熟悉的一些明显的例子包括相机、电视、手机和笔记本电脑。新技术对尺寸和重量减少的需求与电动汽车尤其相关。任何额外的重量最终都需要更多的能量来物理移动车辆。

为了实现与传统内燃机汽车相似的续航里程，电动汽车需要减肥。OBC或车载充电器是一个关键的子系统，我们希望确保它不会占用任何绝对必要的空间或重量。

这就引出了一个问题，为什么要使用GaN进行像OBC这样的高性能设计？答案是GaN的快速开关速度可以最大限度地减少损耗并提高功率密度。第二代基于碳化硅的参考设计和第三代基于GaN的参考设计之间的尺寸比较。GaN已经实现了显著的体积减小。

通过比较硅、碳化硅和氮化镓的关键器件特性。GaN带来了低 RDS on、高工作频率和零反向恢复。这些特征允许GaN通过高开关频率和应用（如车载充电器）实现显著的尺寸减小。虽然GaN开关的组件成本可能高于硅开关，但系统级的尺寸和重量节省可以带来显著的系统级成本效益，使整个基于GaN的解决方案在成本上更具吸引力。

鉴于我们的基本目标是通过提高开关频率来提高功率密度，650伏GaN和碳化硅器件以及900伏碳化硅器件的硬开关品质因数，当输送的功率上升时，GaN的损耗较低。在高功率下降低损耗对于最大化系统效率和功率密度至关重要。在这种情况下，GaN在整个负载范围内具有决定性的优势。这确实来自于这项技术中固有的较低Cos。此外，请注意，软开关损耗明显低于硬开关损耗。虽然这是意料之中的，但值得指出的是，GaN的高密度设计仍然可以从软开关中显著受益。当在高开关频率下操作时尤其如此。因此，谐振拓扑结构可以提供很大的好处。

2、氮化镓应用面临的挑战

今天大多数使用GaN的电路都依赖于分立的驱动器和晶体管。这种方法的优点是可以使用像TO-247这样的标准封装。但这种方法也有几个缺点。

此图片来源于网络

单独的驱动器意味着GaN FET到驱动器回路的源极连接可以比期望的更长。这种长度，加上驱动器和封装引线中的寄生电感，导致接通速度慢得多，额外的过冲和振铃。这种电感如何导致更高的损耗。这些额外的损耗将限制我们可以将开关频率推高到多高。最终，这些损失将导致高解决方案成本和更大的解决方案规模。将驱动器与GaN FET集成，以最大限度地减少这些影响，并降低解决方案的成本和尺寸。这种方法需要一个特殊的封装，但提供了集成过电流保护、温度传感等附加功能的可能性。该封装还可以提供顶部冷却，以获得最佳的热性能。一种双相PFC转换器，该转换器从交流电网的单相断开运行。接下来是CLLLC谐振DC-DC转换器，其任务是为电动汽车的400伏电池系统充电，功率高达6.6千瓦。该系统需要能够提供高线下至208伏RMS的全部输出功率。在该输入电压以下，最大输出功率线性下降。这种设计的功率密度目标是每立方英寸60瓦以上，同时仍保持大于96%的系统效率。为了在65摄氏度的冷板冷却剂温度下保持在所有部件的热极限内，这是必要的。老一辈的这种设计通常需要两个微控制器。对PFC变换器考虑了两种控制方案，连续导通模式和临界导通模式。对于CCM，与临界导通模式相比，峰值电流要小得多。因此，在临界导通模式下，通过FET的RMS电流更大。然而，临界导通模式具有需要较小电感的优点，并且当输入电压小于输出电压的一半时提供软导通。

在该输入电压电平以上，可以实现谷值切换，这意味着与纯硬开关FET相比，FET具有略小的开关损耗。对于我们的应用，由于峰值和RMS电流较高，临界导通模式方法需要三相。另一方面，CCM能够以两相运行。此外，需要提及的是，临界导通模式PFC需要更复杂的控制方案，并且由于可变的开关频率，可能需要更复杂地EMI滤波器。我们的功率密度目标为每立方英寸60瓦以上，所需的系统效率超过96%。为了达到这个效率目标，PFC转换器需要达到98%以上的效率。

为了达到我们的功率密度目标，我们需要增加开关频率以减小磁体的尺寸。然而，为了达到我们的效率目标，最好使用较低的开关频率，因为这将使我们的GaN FET的开关损耗最小化。最后，我们必须在提高开关频率和选择足够数量的相之间找到最佳的折衷方案，这样我们就不会对GaN FET产生热应力。

并考虑CISPR 32 B类排放限值。发射限值是相关的，因为开关频率对EMI频谱的影响乘以相数。这意味着两相设计的一次谐波将以单相开关频率的两倍出现。EMI限制也是临界导通模式控制PFC需要更复杂滤波器的原因。可变开关频率可以很容易地进入具有最严格限制的频率范围，尤其是在设计高功率密度时。采用工作频率为120千赫的双相PFC。三个PFC相对于整体效率来说会更好，但它们也会占用更多的空间，并且不会达到我们的功率密度目标。为了进一步提高PFC的功率密度，我们采用了定制设计的耦合电感器。通过使用交错操作和电感的负耦合，我们实现了纹波电流的消除。这使我们能够显著降低所需的电感。在我们的设计中，与使用两个独立电感器的解决方案相比，我们最终将电感器体积缩小了约30%。耦合电感器的耦合因子在设计中起着巨大的作用。像PFC一样，我们需要找出如何最大限度地提高效率和最小化尺寸。最终，我们能够实现98%以上的效率，所需的功率密度超过每立方英寸60瓦。作为参考，带有和不带有偏置功率的CLLLC转换器的效率，以及转换器在满负载下运行的一些开关波形。

这对于谐振转换器来说是非常具有挑战性的，因为需要同时充当降压和升压转换器，并且随着输出电压的下降，所需的电流会上升。在下面介绍几个对实现这一结果至关重要的因素。这些因素包括拓扑权衡、功率级设计、热管理、布局最佳实践和控制优化。

为了确保我们实现尽可能小、最高效的解决方案，我们详细考虑了两种拓扑结构。这些拓扑是双有源桥转换器，通常被称为DAB和CLLLC转换器。CLLLC是更流行的LLC转换器的变体。CLLLC和双有源桥基本上是相同的拓扑结构。它们之间的本质区别可以归结为两件事——一是如何控制它们，二是如何选择反应性成分。

每个转换器都突出显示了两件事。第一，开关RMS电流——这代表了开关中的大部分损耗。以及二、变换器保持零电压开关的能力。最后，选择CLLLC转换器是因为它能够在更宽的操作条件范围内保持ZVS，同时具有较低的RMS电流。这两个事实都导致了更高的效率和更容易的热管理。在选择拓扑结构后，我们需要考虑我们想要在什么频率下运行转换器。频率是GaN为我们提供的最大旋钮，以最小化解决方案的大小。虽然GaN FET在高频下对硬开关和软开关都非常有效，但采取整体方法并考虑工作频率选择对磁性的影响至关重要。

从体积上讲，磁体通常是DC-DC转换器中最大的部件。为了最大限度地减小尺寸，我们希望开关频率尽可能高。

第一，铁芯损耗是频率和磁通密度的函数。我们希望确保我们的频率选择不会导致比热管理更多的堆芯损耗。第二，虽然我们希望最大限度地减少失去ZVS的任何操作点，但我们也希望确保当我们失去ZVS时，我们仍然可以控制GaN开关中的热量产生。

第三，随着频率的上升，总停滞时间可能会占总周期的很大比例。当这种情况发生时，转换器的效率也会降低。

第四，操作频率越高，要求处理器在更短的时间内计算更多指令。事实证明，500到1千赫兹到1兆赫兹的谐振频率是一个很好的起点。

在这个频率范围内，我们可以实现显著的磁体积减少，例如，为500千赫兹优化的变压器将占100千赫兹变压器体积的35%。

我们还可以使用单个PIC28x200兆赫内核实现操作。这可以提供大约170MIPS，或每秒毫安的指令，以在500千赫下舒适地控制PFC和CLLLC。最后，50到100纳秒的死区时间是合理的。

在考虑如何开始这些设计选择时，我们需要考虑几个因素。例如，通量密度和工作频率将通过核心损耗和场边缘影响损耗。磁化电感电流水平将通过在绕组和FET中保持ZVS和由此产生的RMS电流的能力来影响效率。匝数比将直接影响我们在绕组和FET中的电流。当然，工作频率本身对工作点有很大影响，因此对RMS电流和ZVS能力也有很大影响。最后一点值得一提的是，我经常被问到为什么我们选择CLLLC转换器而不是CLLC转换器。原因是在CLLLC中，可以在放电模式下实现比使用CLLC更好的性能。这源于能够在两个功率流方向上更精细地调整增益曲线。