锁相环大合集
文章平均质量分 79
雪江南
射频工程师
展开
-
从新出发进入RAMP领域
如下图示,vco校准和范围,在调谐中VCO会出现锁定调谐范围以及vco自身范围两个概念,调谐范围是指在pll依旧锁定过程中vco可以输出的范围,vco自身范围是指vco在设计pll环路中配合pll鉴相器后可调谐的实际范围此范围为pll电可调谐范围略小于VCO实际范围(一般会有10%的余量),它和vco锁定可调谐范围没有直接关系需要按实际设计判断,一般锁定可调谐范围小于等于电可调谐范围小于vco器件范围。需要在状态机的每个周期内配置ramp的分数分子的增量,相位检测器的周期,以及。从寄存器的配置来看;原创 2023-12-19 14:30:54 · 384 阅读 · 0 评论 -
书接上回PLL1可行方案试行
低杂散锁相环,宽频锁相环,低小数杂散原创 2023-05-19 11:10:18 · 207 阅读 · 2 评论 -
晶振自校准老化以及温补可操作性指南
晶振稳定度,频率稳定度,老化补偿,温飘补偿,AFC原创 2023-05-10 13:19:08 · 831 阅读 · 0 评论 -
锁相环相关知识整理
相噪原理,锁相环,PLL电源管理和滤波,参考输入拓扑,混频相噪原创 2023-05-05 11:25:23 · 1821 阅读 · 0 评论 -
锁相环低杂散快锁定优相噪猜想之进阶版
低相噪,低杂散,快锁,锁相环原创 2023-04-27 13:37:10 · 279 阅读 · 3 评论 -
锁相环(PLL)低杂散方案设想
锁相环(PLL)低杂散方案设想初始版本原创 2023-03-14 16:24:10 · 913 阅读 · 1 评论 -
混频锁相环相关拓扑,性能以及错锁问题梳理
DS、PLL、DDS 三种主流频率合成技术DS、PLL、DDS 三种主流频率合成技术。频率综合器的方案设计是根据技术指标完成的,性能优异的频率综合器对各项技术指标都有较高的要求,因此主流的频率综合器设计采用混合式频率合成技术。下面介绍常用的频率扩展方案、小步进方案和低相位噪声方案原创 2023-04-20 14:52:36 · 894 阅读 · 0 评论