混频锁相环相关拓扑，性能以及错锁问题梳理

正在上传…

重新上传

https://download.csdn.net/download/sinat_28083087/87708203
1. DS、PLL、DDS 三种主流频率合成技术DS、PLL、DDS 三种主流频率合成技术
![[Pasted image 20230418132659.png]]
频率综合器的方案设计是根据技术指标完成的，性能优异的频率综合器对各项技术指标都有较高的要求，因此主流的频率综合器设计采用混合式频率合成技术。下面介绍常用的频率扩展方案、小步进方案和低相位噪声方案。
[2~20GHz 小步进低相位噪声频率综合器的研究 -by 蒋士鹏]
2. 频率扩展常用方案 
2.1  DDS+DS 频率扩展 
DDS+DS 频率扩展方案的电路主要由参考频率、DDS、滤波器组和倍频链构成该方案的工作原理如图 3.1 所示，利用 DDS 高频率分辨率的特点，产生丰富的频率点，通过带通滤波器(Band-passFilter, BPF)组和倍频器链扩展 DDS 的输出频率。 
![[Pasted image 20230418133224.png]]
DDS+DS 频率扩展方案的优点是既弥补了 DDS 输出频率较低的缺点，又扩展了DDS 的输出带宽。同时，该方案可以实现快速跳频，电路结构简单，易于实现。缺点是直接倍频会导致 DDS 相位噪声和近端杂散指标会恶化 20log M  dB。DDS 的近端杂散无法被有效滤除，影响输出频率频谱纯度。输出选频所需求的滤波器数量庞大且对滤波器选择性要求较高，不仅增加了滤波器的设计难度，而且不利于频率综合器小型化。 因此，当频率综合器对输出频率带宽、相位噪声和频率频谱纯度等指标严格要求时，不适合使用该方案实现频率扩展。 
2.2  DDS+PLL 频率扩展 
PLL 可产生很高的输出频率且具有较宽的频率带宽，但频率分辨率低，跳频速度慢。而 DDS 具有高分辨率和快速跳频的特点，但输出频率较低。不难发现，DDS 和 PLL 的性能特点可以互相弥补对方的缺点。结合使用 DDS 和 PLL，可实现高频、宽带、小步进、低相位噪声的高性能频率综合器。
2.2.1 DDS 和 PLL 环内混频 
DDS 与 PLL 环内混频是指将压控振荡器反馈频率与 DDS 输出频率单边带下变频，下变频后的中频信号经环路分频器分频，再送入鉴相器进行鉴相，利用 DDS 输出的小步进频率来实现系统输出频率的跳频，原理如图 3.2 所示。
![[Pasted image 20230418133622.png]]
DDS 和 PLL 环内混频方案的优点是利用 DDS 扩展了锁相环的输出频率，改善了PLL 输出频率分辨率低的缺点，实现输出小步进频率。利用下混频的方式，降低了反馈频率，减小了环内分频比，从而改善了环内相位噪声。缺点是 DDS 输出频率接近鉴相频率整数倍时，输出杂散通过混频器的非线性落在鉴相频率附近，无法被环路滤波器有效滤除，严重影响输出频率频谱纯度。由于 PLL 输出频率远大于 DDS 输出频率，混频后的中频信号非常接近输出频率信号，对滤波器的选择性要求较高，增加滤波器设计难度。
[DDS+PLL组成频率源的设计方式_dds和pll_weixin_47173136的博客-CSDN博客](https://blog.csdn.net/weixin_47173136/article/details/119748592)
DDS内插PLL方案利用了DDS有较高频率分辨率的优点，先将DDS信号与VCO的反馈信号做混频处理作为鉴相器的参考输入，提高了合成频率的分辨率。由于DDS信号没有经过PLL倍频处理，所以DDS信号的杂散和相位噪声能够维持原有水平。调频时间仍然由PLL结构所决定，失去了DDS快速调频的特点，频率转换时间仍然较慢。
![[Pasted image 20230419134119.png]]

2.2.2 DDS 和 PLL环外混频 
DDS 与 PLL 环外混频利用高质量的参考频率，为 PLL 和 DDS 提供参考频率，PLL输出高频大步进的宽带频率，  DDS 输出低频小步进快速跳频的窄带频率。将 PLL 输出频率与 DDS 输出频率通过混频器混频后，利用滤波器滤除多余的杂散分量，实现宽带小步进的输出频率，原理如图 3.3 所示
DDS 与 PLL 环外混频通过混频器上变频解决了 DDS 输出频率低的问题，而系统输出频率的跳频时间由 DDS 决定，因此也解决了 PLL 锁定时间长的问题。 
![[Pasted image 20230418133906.png]]
混频器输出相位噪声取决于较差一端的相位噪声。DDS 本身可等效为小数分频器，可改善 M 倍频参考频率的相位噪声。而 PLL 本身可等效为整数倍频器，会造成参考频率的相位噪声恶化。因此，输出频率的相位噪声取决于 PLL 的相位