锁相环（PLL）低杂散方案设想

低杂散方案初步猜想

PLL分为整数锁相环和小数锁相环；整数锁相环由于其结构方式决定其输出频率为鉴相频率的整数倍，从而使得N分频值很高，也因此带来的分频恶化使得相位噪声很差。为此小数分频锁相环可以实现号鉴相频率，从而提高输出信号的相位噪声，但是小数分频锁相环也因此带来了一些小数分频机制引入的小数杂散。

小数分频锁相环分为传统小数分频锁相环和小数Delta Sigma分频锁相环，二者区别为传统分频锁相环实质上是一阶的小数Delta Sigma分频锁相环。

小数分频锁相环其杂散类型很多可以分为两大类，直接杂散和调制杂散。直接杂散有如下类型

![[Pasted image 20230314160611.png]]

直接杂散是那些出现在输出端而不会引起双边带调制的杂散。

调制杂散如下图示

![[Pasted image 20230314160626.png]]

调制杂散出现在与载波右侧和左侧相等的偏移处，是载波被调制的结果。

调制杂散是杂散源直接调制 VCO 或输出的结果。

直接杂散对于小数分频锁相环都会出现这种杂散类型，主要从设计中的线路匹配、输入参考信号的压摆率、供电滤波以及PCB设计中去优化等。

调制杂散中分为串扰杂散和鉴相杂散；其中串扰杂散通过设计中的输入参考压摆率、电源滤波等可以压制杂散到很低的水平；其中鉴相杂散分为电荷泵泄露杂散和电荷泵导通脉冲杂散。下图为LMX2595电荷泵电流表：

![[Pasted image 20230314160650.png]]