自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(2)
  • 资源 (6)
  • 收藏
  • 关注

原创 Quartus 使用Pin、qsf、TCL脚本分配FPGA管脚

Quartus II分配FPGA管脚方法1、直接配置对应操作也是我们大家最熟悉的:Assignments --> Pin Planner或者使用快捷方式 : Ctral + Shift + N2、qsf文件配置全称是Quartus Settings File。包含了一个Quartus工程的所有约束,包括工程信息、器件信息、引脚约束、编译约束和用于Classic TimingAn...

2018-10-17 11:53:22 5475

原创 Linux系统编程笔记

readdir()头文件:#include<dirent.h>函数定义::struct dirent* readdir(DIR* dir_handle);struct dirent{ino_t d_ino; //d_ino 此目录进入点的inodeff_t d_off; //d_off目录文件开头至此目录进入点的位移signed short in...

2018-10-10 21:37:09 162

前导1检测器和前导1位置检测器-一种进化的设计方法.pdf

前导1检测器(LOD)和前导1位置检测器(LOPD)的设计很重要,因为它们用于浮点乘法,浮点加/减以及对数转换器的规范化过程。 在本文中,作者为LOD和LOPD提出了各种门级架构。 LOD和LOPD电路使用进化算法(EA)进行进化,并使用进化的低阶门结构来构建各种高阶电路。 为了获得更好的结果,对EA进行了修改,并执行了新颖的改组操作,以防止算法陷入局部最小值。

2020-09-19

goodrtl-parkin.pdf

你真的能写出完美的RTL描述吗?本文讨论了一些在Verilog中完美编写RTL描述的技术。为了确保gate-level设计的行为与RTL版本相同,理解Verilog编码中可能导致RTL/gate-level模拟差异的常见缺陷是很重要的。 使用以下技术可以提高综合设计的质量: !模块划分 !增加结构 !水平分区 !添加层次结构(垂直分区) !并行执行操作 !使用多路复用器实现逻辑

2020-09-02

ISSCC 2017 SESSION 14 DEEP-LEARNING PROCESSORS 14.2.pdf

ISSCC2017的session 14 Deep Learning Processor,14.2部分,论文主要从降低DL 加速器和处理器的功耗,提高能效。 2.1 降低weight量化位数。涉及14.2 2.2 优化乘法。涉及14.2

2020-07-27

ARM linux 和上位机windows10进行TCP/IP网络通信

代码是对ARM linux 和上位机windows10进行TCP/IP网络通信,可直接代码移植,比较简单易懂,适合初学者

2019-07-11

Altera Quartus II Handbook Volume 1: Design and Synthesis

FPGA硬件工程开发的教材,讲解分析和应用例程。包含quartus、qsys、nios 等等环节的开发商讲解

2018-07-24

Altera IP核应用解析

NIOS II的C语言开发,ALtera Quartus Qsys IP软核的功能介绍,原理分析,应用例程等等

2018-07-24

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除