IC设计
文章平均质量分 57
北方爷们
学习是相互的,你设什么VIP可见呀!?
展开
-
clock gating
clock gating原创 2022-08-11 18:59:05 · 560 阅读 · 0 评论 -
2D/3D加速器算子
旋转算子旋转90度需要将一块内存中的像素,旋转90度写入另一块内存确定好像素的高度H和宽度W,假设A像素坐标为(src_x0 ,src_y0 ),对应内存中地址为 src_addr = src_y0 * W + src_x0 ;旋转90度,可以观察一个小的二维数组,分析旋转前后的坐标变化规律;规律如下 :dst_X = src_y0 ; dst_Y = (H-1) - src_x0 ;反推,已知目的像素坐标,推算原始像素坐标规律如下 :src_y0 = dst_X ; src_x0原创 2021-10-29 20:03:52 · 1343 阅读 · 0 评论 -
2D/3D加速器概念
结构光1、结构光的类型就分为很多种,既然是结构光,当然是将光结构化,简单的结构化包括点结构光,线结构光以及简单的面结构光等。复杂一点的结构化就上升到光学图案的编码了。2、结构光投射到待测物表面后被待测物的高度调制,被调制的结构光经摄像系统采集,传送至计算机内分析计算后可得出被测物的三维面形数据。其中调制方式可分为时间调制与空间调制两大类。2-1、时间调制方法中最常用的是飞行时间法,该方法记录了光脉冲在空间的飞行时间,通过飞行时间解算待测物的面形信息;2-2、空间调制方法为结构光场的相位、光强等性质.原创 2021-10-28 11:38:36 · 856 阅读 · 0 评论 -
数据传输带宽的概念
总线带宽在计算机系统中,总线的作用就好比是人体中的神经系统,它承担的是所有数据传输的职责,而各个子系统间都必须籍由总线才能通讯,例如,CPU和北桥间有前端总线、北桥与显卡间为AGP总线、芯片组间有南北桥总线,各类扩展设备通过PCI、PCI-X总线与系统连接;主机与外部设备的连接也是通过总线进行,如流行的USB 2.0、IEEE1394总线等等,一句话,在一部计算机系统内,所有数据交换的需求都必须通过总线来实现!按照工作模式不同,总线可分为两种类型,一种是并行总线,它在同一时刻可以传输多位数据,好比是一条原创 2021-10-21 19:41:37 · 5757 阅读 · 0 评论 -
Verilog 有符号数间,及有符号数与常熟比较大小
有符号数间比较,及有符号数与常数比较Verilog代码示例module data_cmp#( parameter DW = 16)( input signed [DW-1:0] a1, input signed [DW-1:0] b1, input signed [DW/4-1:0] a2, input signed [DW/4-1:0] b2);// constant : Two different ways of express原创 2021-08-20 19:14:50 · 8366 阅读 · 0 评论 -
DC/DCT/DCG 差别和联系
DC/DCT/DCG 差别和联系在dc家族系列中,DC_V,DC_E为根本的DC(Design Compiler)对象,具有dc所具有的根本fearture,DC在synopys对象系列中地位,无足轻重,也是业界应用最普遍的综合对象,比拟candence的RC(RTL compiler)有更大的客户群。进入到亚微米工艺下,DCT/DCG已逐步成为优化时序的一种选择。在解释这个成绩之前,就我所接触到的DC相干的license成绩,简述一下synopsys的生财之道。可以说DC是synopsys最挣钱的ED原创 2020-12-15 16:10:08 · 13343 阅读 · 0 评论 -
数字IC后端实现的一些基本概念
1.1 EETOP版主面试问题001)Why power stripes routed in the top metal layers?为什么电源走线选用最上面的金属层?因为顶层金属通常比较厚,可以通过较大的电流1.高层更适合globalrouting.低层使用率比较高,用来做power的话会占用一些有用的资源,比如std cell 通常是m1 Pin 。2. EM能力不一样,一般顶层是低层的2~3倍。更适合电源布线。3.一般ip占用的层次都靠近下几层,如果上层没有被禁止routing的话,转载 2020-12-15 15:23:03 · 19458 阅读 · 1 评论 -
数字电路逻辑关系式化简(代数运算)
1.0-1律: 1’=0 , 0’=1 ; 0A=0 , 1+A=1; 1A=A , 0+A=A2.重叠律:AA=A, A+A=A;3.互补律:AA’=0 , A+A’=1;4.交换律:AB=BA , A+B=B+A;5.结合律:A(BC)=(AB)C;A+(B+C)=(A+B)+C;6.分配律:A(B+C)=AB+AC;A+BC=(A+B)(A+C);7.反演律:(AB)’=A’+B’; (A+B)’=A’+B’;(注意在使用反演定理时,不属于单个变量上的反号应保留不变,要注意对偶式和反原创 2020-12-01 11:10:11 · 15764 阅读 · 6 评论 -
DC综合的一些基本命令
【原创】DC的一些命令0 clock 命令:Tcl Built-In Commandsclock seconds:Return the current date and time as a system-dependentinteger value. The unit of the value is seconds, allowing it to be used for relative time calculations.file 命令:Tcl Built-In Commandsfile op原创 2020-11-30 17:54:21 · 10585 阅读 · 0 评论 -
神经网络中的基本概念
tensor(张量) 的概念是 G.Ricci 在19世纪末提出的. G.Ricci 研究张量的目的是为几何性质和物理规律的表达寻求一种在坐标变换下不变的形式. 他所考虑的张量是如同向量的分量那样的数组, 要求它们在坐标变换下服从某种线性变换的规律. 近代的理论已经把张量叙述成向量空间及其对偶空间上的多重线性函数, 但是用分量表示张量仍有它的重要性, 尤其是涉及张量的计算时更是如此.(白话)在物理学中,用张量语言描述的物理定律保证了不随参考系变化的这一性质;在数学中,张量已经被抽象成了线性变换,如矩.原创 2020-09-24 14:58:03 · 306 阅读 · 0 评论 -
相互学习,为国家多做贡献
一个文档、视频你设置那么高积分,有必要吗!? 5积分意思意思得了一篇文章还设置VIP可见,能分你多少钱呀!?(评论)(不定期更新)Design Compiler student guide-学习手册链接:https://pan.baidu.com/s/1oTexi4gnzX63GrCoFaxzJA提取码:qa7eICC视频这视频有点老,入门级链接:https://pan.baidu.com/s/1k8jSGyFkkK2frMF1NeNC-w提取码:1gaxIC设计、验证、综合及工具原创 2020-09-24 15:19:03 · 174 阅读 · 7 评论 -
3-2加法器、4-2压缩器、5-2压缩器
A. 3:2 COMPRESSOR ARCHITECTURE【文章来源】https://ieeexplore.ieee.org/document/6458658【CSDN下载】B. 4-2 COMPRESSOR ARCHITECTUREC. 5-2 COMPRESSOR ARCHITECTURE原创 2020-09-03 10:42:20 · 8558 阅读 · 3 评论 -
Wallace 和 Radix-4 Booth-Wallace乘法器性能分析
对于Booth乘法器和Wallace乘法器对比这篇文章提到:综合结果表明,与radix-4 Booth-Wallace乘法器相比,Wallace乘法器的延迟降低了17%,功耗降低了70%。 华莱士乘法器的功率延迟乘积(PDP)比布斯-华莱士乘法器低68%。通过本人对Booth乘法器的综合分析,对比其他乘法器,Booth无疑是面积和功耗开销最小的乘法器之一(不敢说的绝对)。这篇文章只分析了Wallace和Booth在逻辑综合后电路的延迟和功耗的对比,并没有提及面积开销对比,说明他知道Booth的面积原创 2020-09-02 20:12:37 · 2212 阅读 · 4 评论 -
DC综合的一些基本概念
转载:https://www.cnblogs.com/leaftime/archive/2013/08/15/3259156.html1.1 什么是DC?DC(Design Compiler)是Synopsys公司的logical synthesis工具,它根据design description和design constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式,如HDL、Schematics、Netlist等,并能生成多种性能 report,在reducing design转载 2020-08-28 20:10:22 · 19961 阅读 · 0 评论 -
Verilog中for循环的用法与Booth乘法器
for语句for循环可以搭配generate块使用,框架如下: genvar i; generate for(i=0; i<X; i=i+1) begin end endgenerate 同时,内部还可以嵌套if-else语句等。另外还要注意的,在for语句块中,当定义的被赋值变量类型不同,赋值方式也不同。1、当定义wire型变量时,内部必须使用assign赋值;2、当定义reg型变量时,可直接=赋值。module mult原创 2020-08-28 11:50:59 · 2350 阅读 · 0 评论