- 博客(1)
- 资源 (6)
- 收藏
- 关注
RSS订阅转载 Pythom IDLE 快捷方式
IDLE编辑器快捷键 自动补全代码 Alt+/（查找编辑器内已有代码补全，多按几次可以循环选择) 补全提示 Ctrl+Shift+space(默认与输入法冲突，修改之) (方法：Options->configure IDLE…->Keys-> force-open-completions) 后退 Ctr...
2019-01-09 11:57:03
353
前导1检测器和前导1位置检测器-一种进化的设计方法.pdf
前导1检测器（LOD）和前导1位置检测器（LOPD）的设计很重要，因为它们用于浮点乘法，浮点加/减以及对数转换器的规范化过程。 在本文中，作者为LOD和LOPD提出了各种门级架构。 LOD和LOPD电路使用进化算法（EA）进行进化，并使用进化的低阶门结构来构建各种高阶电路。 为了获得更好的结果，对EA进行了修改，并执行了新颖的改组操作，以防止算法陷入局部最小值。
2020-09-19
goodrtl-parkin.pdf
你真的能写出完美的RTL描述吗？本文讨论了一些在Verilog中完美编写RTL描述的技术。为了确保gate-level设计的行为与RTL版本相同，理解Verilog编码中可能导致RTL/gate-level模拟差异的常见缺陷是很重要的。
使用以下技术可以提高综合设计的质量:
!模块划分
!增加结构
!水平分区
!添加层次结构(垂直分区)
!并行执行操作
!使用多路复用器实现逻辑
2020-09-02
ISSCC 2017 SESSION 14 DEEP-LEARNING PROCESSORS 14.2.pdf
ISSCC2017的session 14 Deep Learning Processor,14.2部分，论文主要从降低DL 加速器和处理器的功耗，提高能效。
2.1 降低weight量化位数。涉及14.2
2.2 优化乘法。涉及14.2
2020-07-27
ARM linux 和上位机windows10进行TCP/IP网络通信
代码是对ARM linux 和上位机windows10进行TCP/IP网络通信，可直接代码移植，比较简单易懂，适合初学者
2019-07-11
Altera Quartus II Handbook Volume 1: Design and Synthesis
FPGA硬件工程开发的教材，讲解分析和应用例程。包含quartus、qsys、nios 等等环节的开发商讲解
2018-07-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人