【ARM Cache 及 MMU 系列文章番外篇 8.1 -- 什么是 ARM big.LITTLE 技术？】-CSDN博客

本文链接：https://blog.csdn.net/sinat_32960911/article/details/132192629

本文详细介绍了ARM的big.LITTLE技术，旨在实现能耗与性能的平衡。该技术通过结合高性能的big处理器和高能效的LITTLE处理器，根据任务需求动态分配工作负载。内容涵盖技术背景、硬件要求，以及CPU Migration和Global Task Scheduling两种软件模型的比较，突显Global Task Scheduling的灵活性和效率优势。

摘要由CSDN通过智能技术生成

文章目录

转自：https://zhuanlan.zhihu.com/p/630981648
如有侵权，请联系删除

big.LITTLE 技术背景

为满足在移动设备应用领域中的节能需求，ARM于2011年首次提出了big.LITTLE技术。big.LITTLE技术是一种使用两种不同ARM处理器的处理架构技术，即big处理器和LITTLE处理器，big处理器用于提供高性能，LITTLE处理器用于追求最大能效。big.LITTLE技术特别适用于功耗动态变化的手机、平板等移动设备领域；以手机为例，在游戏、高质量视频等高能耗场景，切换到big处理器进行处理，而对于文字输入、听音乐、待机等低能耗场景，切换到LITTLE处理器进行处理。

big.LITTLE 技术详解

以最早的 ARM big.LITTLE处理架构为例，讲述 big.LITTLE 技术的原理。
big.LITTLE 技术的基本要求是使用的两种处理器采用的指令集相同。最早的 ARM big.LITTLE处理架构由 Cortex-A15 和 Cortex-A7 处理器组成，两者支持相同的 ARMv7-A 指令集，相同的指令集保证了程序指令在两种处理器上连续执行。

下图是一个典型的 big.LITTLE 架构示例，其中big处理器是双核的 Cortex-A15 cluster，LITTLE 处理器是双核的 Cortex-A7 cluster，每个cluster 个各包含一个 L2 Cache，连接到 Cache Coherent Interconnect IP CCI-400，由 CCI-400进行Cache一致性管理；通过GIC-400中断控制器根据当前任务使用的处理器动态分发中断信号。
在这里插入图片描述

big.LITTLE 技术的基本理念是根据瞬时性能需求将任务动态分配给合适的处理器，并关闭空闲处理器的电源开关，以达到最优的能耗比。这里假定如下应用场景，通常情况下，对于大多数任务Cortex-A7 处理器足以应对，此时Cortex-A15处理器的供电处于关断状态；当某个任务对性能的要求超过Cortex-A7 处理器的能力时，Cortex-A15处理器被打开，该任务切换到Cortex-A15处理器进行处理；当任务对性能的要求降低后，Cortex-A15处理器的电源再次被关断，转由Cortex-A7 处理器进行处理，从而降低了整体能耗。

big.LITTLE 硬件要求

big.LITTLE技术对硬件的要求包括：

（1）使用的两种处理器cluster的架构相同，采用相同的指令集，每个cluster内的处理器类型相同，即包括一个big处理器cluster和一个LITTLE处理器cluster；

（2）包含一个GIC中断控制器，根据当前任务使用的处理器动态分发中断信号；

（3）具有Cache一致性支持。

下面对Cache一致性支持进行详细介绍。Cache一致性是big.LITTLE技术的关键要素。以如下big.LITTLE架构为例，该CPU子系统主要由Cortex-A7 处理器cluster、Cortex-A15 处理器cluster、GIC-400中断控制器、CCI-400控制器组成。Cortex-A7 处理器cluster和Cortex-A15 处理器cluster利用AMBA AXI Coherency Extensions (ACE) 接口和CCI-400控制器实现了Cache一致性，保证了不同处理器cluster间的无缝数据传输，无需外部DDR存储器的参与。