【ARM Coresight 系列文章 4 - ARM Coresight APB-AP 介绍】

已于 2023-11-07 16:45:51 修改
阅读量842 收藏
点赞数
分类专栏： # ARM Coresight 系列 文章标签： coresight APB-AP soc-600 soc-400 APBIC Debug APB JTAG
于 2023-07-10 15:02:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/131634903
版权


请阅读【ARM Coresight SoC-400/SoC-600 专栏导读】

文章目录


上篇文章：ARM Coresight 系列文章 3.1 - ARM Coresight DP 对 AP 的访问 2
下篇文章：ARM Coresight 系列文章 5 - ARM Coresight APB Interconnect（APBIC

APB-AP 介绍及使用

下图是一个 常见的DAP 结构图，其AP使用的是APB-AP。
在这里插入图片描述

图 1-1

  • SWJ-DP 通过监控电路选择外部串行总线SWD或者 外部JTAG；
  • 通过 DPACC中的select register 选着AP(APB-AP);
  • APB-AP 时钟域来自于 DAPCLK；
  • 外部信号 DEVICEEN 控制 APB-AP的使能，更多信息可以见 CSW 寄存器介绍；
  • DBGSWENABLE 控制系统总线是否可以通过A
了解本专栏 订阅专栏 解锁全文 超级会员免费看
主公CodingCos
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【ARM Coresight 系列文章 3 -- DAP(Debug Access Port) 使用详细介绍】
CodingCos的博客
07-09 1839
coresight 组件中的寄存器通常会当做外设映射到系统空间，一般会占用4KB的地址空间，当然可以是4KB倍数的地址空间。对于ARMv8和ARMv9 这种空间粒度的大小可以达到64KB。ROM Table 可以被看做一组特殊的 debug 寄存器，通常也会占用4KB的地址空间，如果系统中只有一个debug组件连接到AP，这个时候 ROM Table 是可选的，也即硬件可以不实现ROM Table，如果系统中debug 组件的个数超过1个，那么ROM Table 必须实现。
coresight（三）APB，ATB总线
nuoweishizi的博客
08-18 4306
三、APB，ATB总线 APB和ATB总线，是coresight中常用的2个总线。 对于coresight组件的访问，使用debug APB总线进行访问。而对于trace数据的传输，使用ATB总线进行传输。 1. APB总线 以下是信号列表。 clamp value，是指当一个组件是power down或者是disabled，输出的固定值。 APB访问，数据最多是32bit，也就是coresight组件的寄存器的位宽最多是32bit的。 对于PADDRDBG[31]，地址的最高位，表示当前.
Coresight介绍
最新发布
无
05-31 203
coresight的寄存器 coresight对于每个coresight组件，规定了一些寄存器，这些寄存器的偏移是固定的，这些寄存器，是必须存在的。对于每一个output trigger，有单独的寄存器和其对应，如CTIOUTEN0，就和output trigger0对应，控制该寄存器，就可以将指定的input channel连接到output trigger0上，这样指定的input channel上的trigger就可以传递到output trigger0上。这四个寄存器的组合，用来标识组件的类型。
ARM Coresight
u012944254的博客
07-27 6210
听说ARM 有个CoreSight coresight（一）coresight简介 coresight（二）coresight寄存器 coresight（三）APB，ATB总线 coresight（四） channel interface coresight（五） rom table coresight（六） power requestor ARM Cortex-M系列的调试架构CoreSight技术简介 ARM推出CoreSight SoC-600，实现下一代调试与跟踪。何谓下一代？现在你可以丢掉JTAG
ARM coresight的简介
u011011827的博客
07-09 1385
ARMv6的 架构手册中提到了 Debug Architecture,其中 描述了 debug 和 trace ,此时还没提出 coresight 提出 coresight 的时间 是 ? 其实 coresight 就是将其 arm 之前的 Debug Architecture 包装了一下, 其实还是包括 三个大块,对应三种功能 trace debug trigger 每个大块都是由更底层的 coresight 组件 构成的 这三种功能的消费者分别是 trace : 外接的 swo(用于接
ARM coresight-结构
喝水的面包
11-16 2399
arm 的coresight 是一个在ＩＰ集成阶段的一个选配组件，他的作用主要是用来调试的。 一个典型的coresight　结构：
arm coreSight soc-400 R3P1 技术参考手册
02-08
ARM CoreSight SOC-400 R3P1 技术参考手册是ARM公司发布的一份详细的技术文档，主要涵盖了CoreSight SoC-400系列组件的使用和设计信息。CoreSight是ARM公司开发的一种先进的调试和追踪技术，它提供了系统级的调试、...
ARM推出CoreSight SoC-600.pdf
09-21
"ARM推出CoreSight SoC-600.pdf" ARM推出的CoreSight SoC-600.pdf文件提供了关于ARM处理器和CoreSight SoC-600的详细信息。下面是从文件中提取的相关知识点： 1. CoreSight SoC-600是ARM推出的最新一代调试和跟踪...
ARM coresight architecture specification V2.0
08-28
ARM coresight architecture specification
PI-Coresight-2016-R2-User-Guide-ZH.pdf
09-05
PI Coresight 提供了一系列基本任务，包括访问主页，这里通常会显示关键性能指标（KPIs）和其他重要信息。用户还可以共享显示，使得团队成员可以协同查看和分析数据。搜索功能允许快速定位已创建的显示，而使用标签...
Coresight_White_paper.rar_ARM CoreSight_white _嵌入式
09-21
ARM 片上调试和跟踪解决方案（包括 CoreSight 体系结构、嵌入式跟踪宏单元 (ETM)、程序流程跟踪 (PTM)、ARM 调试接口 (ADI) 体系结构、跟踪缓冲器、嵌入式交叉触发器以及其他 CoreSight 组件）的文档集。
Coresight（五） rom table
qq_37573794的博客
12-01 1045
  在一个soc中，有多个coresight组件，但是软件怎么去识别这些coresight组件，去获取这些coresight组件的信息了？这个时候，就需要靠coresight组件中，一个重要的组件，这个组件就是rom table。   ARM规定，在一个soc中，必须要实现至少1个rom table，该rom table保存了soc中各个coresight组件的信息，包括组件格式以及组件的基地址。   rom table只会占用一个4K空间大小，也就是PIDR4寄存器的SIZE为0。 1. entry寄存器
【ARM Coresight 系列文章 5 - ARM Coresight APB Interconnect（APBIC)】
CodingCos的博客
07-11 909
下图是基于SOC-400的 DAP 架构图，从图中可以看到 DAP 口出来的DAP-APB 会接入 APBIC 的 Slave 口，系统总线也接入了 APBIC 的 APB Slave port(图中并没有直接标出slave port)。所以两者都可以通过APBIC来访问Debug APB, APBIC 是 arm coresight 定义的一个coresight 组件，其功能是用于APB BUS的互联。
【ARM Coresight 系列文章 14 - Cortex-M7 DWT 详细介绍】
CodingCos的博客
11-09 1532
Cortex-M7 CoreSight 系统框图。
通过SWD下载程序的ARM相关寄存器
weixin_45472598的博客
09-15 1254
DRW寄存器将AP访问直接映射到一个32位内存访问：对DRW的写入命令MEM-AP启动对内存系统的写入访问DRW的读取命令MEM-AP启动对内存系统的读取访问。对于SWD编程，我们可以将CSW设置为（2
CoreSight DAP-Lite
u012944254的博客
05-18 3135
https://www.cnblogs.com/azure_seu/p/5051616.html https://developer.arm.com/docs/ddi0316/latest/preface
【ARM Coresight 系列文章 8.1 - ARM Coresight 通过 APBIC arbiter】
CodingCos的博客
02-02 247
根据上述规则，仲裁器会首先授予 slave interface 0 访问权，然后是 slave interface 1，接着是 slave interface 2，最后是 slave interface 3。也就是说，如果 slave interface 0 和 slave interface 1 同时请求访问，那么 slave interface 0 的请求将被优先考虑。这意味着每个slave interface的访问都是独立的，不会因为连续的访问而保留优先级。
Coresight（一）coresight简介
qq_37573794的博客
11-30 2660
  coresight是ARM公司提出的，用于对复杂的SOC，实现debug和trace的架构。该架构，包含了多个coresight组件。众多的coresight组件，构成了一个coresight系统。我们也可以根据coresight架构，实现自己的coresight组件。每个coresight的组件（component），都要遵循coresight架构的要求。 1、 典型的一个coresight的环境 以下是一个典型的coresight环境，包含了两个ARM core，一个DSP，和众多的coresigh
ARM Coresight -- 与内核并列的调试系统架构
热门推荐
dongyanxia1000的专栏
10-10 1万+
1、CoreSight  CoreSight是一种基础架构，它可对完整的芯片上系统 (SoC) 设计的性能进行调试、监视和优化，CoreSight™ 跟踪宏单元在 SoC 中提供全面的 非干预性可见性。通过遵循 CoreSight 架构规范，可以方便地将合作伙伴特定的跟踪宏单元集成到 CoreSight 系统中。 2、ETM ---- Embedded Trace Macrocell 嵌入
配置调试器支持ARM CoreSight系统
"本文档是关于ARM CoreSight技术的应用说明，主要介绍如何配置调试器以支持基于CoreSight的系统级调试。CoreSight是一系列硬件组件的集合，芯片设计者可以根据系统需求选择和实现这些组件，以增强内核提供的调试功能...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公CodingCos

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值