FPGA记录一：Mearly型与Moore型状态机（序列检测案例分析）

一.理论

Mearly型：输出由当前状态和输入共同决定
Moore型：输出只与当前状态有关

ps:状态跳转均与输入和当前状态有关

二.代码区别

2.1Mearly型输出：

always@(posedge sclk or negedge rst_n)
		if(!rst_n)
			c_out <= 1'b0;
		else if(state == S4 && c_in == 1'b0)
			c_out <= 1'b1;
		else
			c_out <= 1'b0;

Modelsim仿真结果：检测到10010序列立刻输出检测信号c_out

2.2Moore型输出：

always@(posedge sclk or negedge rst_n)
		if(!rst_n)
			c_out <= 1'b0;
		else if(state == S5)
			c_out <= 1'b1;
		else
			c_out <= 1'b0;

Modelsim仿真结果：检测到10010序列输出检测信号c_out比Mealy型晚一拍