【PCIe】1: PCIe 硬件时序初始化过程

目录

1.前言

2.PCIe理论带宽

3.PCIe连接器引脚定义

4.关键信号描述

4.1.PERST#

4.2.REFCLK+和REFCLK-信号

4.3.WAKE#

4.4.JTAG

4.5.SMBCLK/SMB DAT

4.6.PRSNT1#/PRSNT2#

4.7.PET/Rpx/nx

 4.8.数据信号 PCIe链路

4.9.电源 PCIe接口

5.电源上电时序

5.1.插卡功耗范围

5.2.不同功耗下各个点电压说明

6.WAV654 WIFI CHIP

6.1.CLKREQ#

7.总结

---

1.前言

        随着科技的发展，数据量需求增加，高速数据传输接口就显得越来越重要了，相较PCIe的前辈PCI的单端并行传输数据的方式，PCIe采用高速串行传输数据，采用差分信号降低共模信号干扰，采用更高的时钟并将时钟信号嵌入数据流中，而不是单独的时钟信号，这样就避免了时钟产生的时延等问题，高速串行传输代替并行是大势所趋，像高速AD/DAJESD数据接口也是一种串行传输的方式。

2.PCIe理论带宽

        PCIe和PCI并行总线架构不同PCIe是点对点的连接方式，每组链接称为一个link，包含1-16条lane（x1，x2，x4࿰