注:内容摘录自《信号完整性和电源完整性分析--第3版》,埃里克.伯格丁 著,李玉山 翻译
仅仅用作学习记录使用。
一、单网络信号失真最小化
1,使用可控阻抗走线
2,理想情况下,所有信号应使用低电压平面作为返回平面
3,如果使用不同的平面作为返回平面,则应使这些平面之间紧耦合。采用较薄的介质材料,使用多个电感量最小的去耦电容器
4,计算给定阻抗的层叠设计,并考虑阻焊层和线条厚度影响
5,在点对点的拓补结构中,无论单向还是双向的,都要使用串联短接策略
6,在多点总线中,要短接总线上的所有节点
7,保持残桩的时延小于最快信号上升沿的20%
8,端接电阻应尽量靠近封装焊盘
9,如果10fF电容的影响不要紧,就不用担心拐角的影响
10,每个信号都必须有返回路径,它位于信号路径的下方,其宽度至少是信号线宽的3倍
11,即使让信号路径走线绕道,也不要跨越返回路径上的突变处
12,避免在信号路径中使用电气性能变化的走线
13,保持非均匀区域尽量短
14,在上升沿<1nS的系统中,不要使用直插的电阻器,应使用贴片电阻器,使其回路电感最小
15,当上升沿继续减小,<150pS时,尽可能减小端接SMT电阻的回路电感,或者采用嵌入式电阻器,如直接芯片内部就有端接电阻的
16,过孔通常呈现容性,减小焊盘的直径和增加反焊盘的尺寸,则可以减小过孔的影响
17,可以考虑为低成本的连接器焊盘增加一个小电容器,以补偿它的高电感
18,在走线时,使所有差分对的走线是一个常量
19,在差分对中,尽量避免不对称性,所有走线都要如此
20,如果差分对中的线间距发生改变,则应调整线宽以保持差分阻抗不变
21,如果在差分对的一条线上添加一段时延线,则应添加在走线的起始端附近,并且让这一区域内的走线之间保持去耦
22,只要能保持查分阻抗不变,也可以改变差分对中的耦合
23,一般而言,在实际中应尽量使差分对紧耦合
24,在决定到底采用边缘耦合差分对还是宽边耦合差分对时,应考虑布线的密度,电路板的厚度等制约因素,以及加工厂对层叠厚度的控制能力
25,对于所有的板级差分对,平面上存在很大的返回电流,所以要尽量避免返回路径中的突变
26,如果接收器的共模抑制比很低,就要考虑端接共模信号。端接共模信号,并不能消除共模信号,只是减小其振铃
27,如果损耗很重要,则应使用尽可能宽的信号走线,不要使用小于5mil的走线
28,如果损耗很重要,则应使用弱耦合差分对,因为当介质厚度相等时,其信号线可以宽一点
29,如果损耗很重要,则应使信号走线尽可能短
30,如果损耗很重要,则应尽量做到使容性突变最小化
31,如果损耗很重要,则应使设计过孔具有50欧的典型阻抗,需要对过孔进行专门优化
32,如果损耗很重要,则应尽可能使用低耗散因子的材料
33,如果损耗很重要,则应考虑采用预加重,均衡化处理。