DDR3控制器(MIG)各个时钟的含义

首先要知道DDR3的一些时钟含义:
1.DDR3接口时钟:也就是DDR3接口传输速率
2.等效时钟:因为数据在接口双沿采样,因此等效时钟为接口时钟的两倍。
3.DDR3芯片内核工作时钟:DDR3存储芯片内部存储阵列的时钟。
在这里插入图片描述
clock period这里就是DDR3接口时钟频率。

PHY to Controler CLock Ratio:2:1或者4:1;
4:1:接口时钟频率为400MHZ,那么读写的数据到用户逻辑测,工作时钟就是100MHZ.
ui数据接口位宽:同时这个比例会影响到ui接口的数据位宽;
2:1时,ui位宽是物理层位宽的4倍,4:1时,ui位宽是物理层位宽的8倍。
从时钟频率和数据匹配的角度也能得出这个计算关系是正确的。

在这里插入图片描述
input clock period:输入时钟频率,这是输入给MIG 核的时钟,IP核内部会自己调用pll和MMCM 来产生自己的工作时钟

  • 6
    点赞
  • 29
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
以下是Vivado Mig IP核DDR3的各个引脚功能: 1. clk:DDR3时钟输入,用于序控制。 2. rst:复位输入,用于复位DDR3控制器。 3. ddr3_addr:DDR3地址输入,用于指定存储器位置。 4. ddr3_ba:DDR3 bank地址输入,用于指定存储器的bank位置。 5. ddr3_ras_n:行地址选择信号,低电平表示行地址有效。 6. ddr3_cas_n:列地址选择信号,低电平表示列地址有效。 7. ddr3_we_n:写使能信号,低电平表示写操作有效。 8. ddr3_dq:数据输入/输出信号,用于传输数据。 9. ddr3_dqs_p/n:数据时钟输入/输出信号,用于同步数据传输。 10. ddr3_dm_p/n:数据掩码输入/输出信号,用于指示数据的有效位。 11. ddr3_odt:输出驱动器电阻控制信号,用于控制输出驱动器的电阻值。 12. ddr3_ck_p/n:DDR3时钟输入/输出信号,用于同步序。 13. ddr3_ck_n_p/n:DDR3时钟输入/输出信号,用于同步序。 14. ddr3_reset_n:复位信号,用于控制DDR3控制器的复位。 15. ddr3_vref:内部参考电压输入,用于控制输出驱动器的电压参考值。 16. ddr3_zq:内部ZQ校准信号输入,用于校准输出驱动器的阻抗。 17. ddr3_alert_n:DDR3警报信号,用于指示DDR3控制器的状态。 18. ddr3_cke:时钟使能信号,用于控制时钟输入的使能。 19. ddr3_cs_n:芯片选择信号,用于选择DDR3存储器芯片。 20. ddr3_odt_p/n:输出驱动器电阻选择信号,用于选择输出驱动器的电阻值。 21. ddr3_zio_p/n:输出阻抗选择信号,用于选择输出阻抗的值。 22. ddr3_zio_p/n:输出阻抗选择信号,用于选择输出阻抗的值。 23. ddr3_parity:奇偶校验信号,用于校验数据的正确性。 24. ddr3_init_calib_complete:初始化和校准完成信号,用于指示DDR3控制器的状态。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值