EDA课程实验:《数字逻辑电路》
文章平均质量分 88
可编程器件和EDA技术课程实验:《数字逻辑电路》——基于Minisys 平台 VIVADO工具与Verilog语言
月亮炒饼
这个作者很懒,什么都没留下…
展开
-
EDA课程实验:《数字逻辑电路》实验三___基于Minisys 平台 VIVADO工具与Verilog语言
拨动 SW15~8 为 00001110(14),拨动 SW7~0 为 00001011(11), GLD7~0 变为 00011001(即和为 25);2) 随意拨动 SW7~4,GLD2~0 输出为 011 保持为 011 不变,说明 X7~4 的优先级比 X3 低,当 X3 请求有效时会被屏蔽;2) 拨动 SW23 为 0,重复 1)中操作,该过程中 GLD7~0 保持为 11111111;(3) 1) 拨动 SW3 为 1,其余开关均为 0,GLD2~0 输出为 011;原创 2024-04-13 15:53:26 · 1723 阅读 · 1 评论 -
EDA课程实验:《数字逻辑电路》实验一___基于Minisys 平台 VIVADO工具与Verilog语言
(1)以一个简单的 24 位拨码开关的读和 24 位 LED 灯的输出电路为例, 利用 Verilog HDL语言,在 Vivado 中创建简单的 24 位拨码开关的输入和 24 位 LED 灯的输出电路会将设计下载到 Minisys 实验平台。熟悉 Vivado 的开发环境及开发流程,掌握 Vivado 中 Verilog HDL 文本输入设计方法, 包括仿真、综合、实现与下载。将比特流文件下到板上后,随意拨动拨码开关,可以发现当相应的开关被拨上、拨下后, 其对应的 LED 灯被点亮、熄灭。原创 2024-04-12 19:11:29 · 459 阅读 · 0 评论 -
EDA课程实验:《数字逻辑电路》实验二___基于Minisys 平台 VIVADO工具与Verilog语言
(2)依次拨动 SW4、SW0(即 B1、A1)为 00、01、10 和 11,只有当 A1、B1 同时为 1 时,GLD0 熄灭(为 0),其他情况 GLD0 都点亮(为 1),这与与非运算的结果相 一致;拨动 SW23 为 0(STROBEN 有效),拨动 SW22~SW20 依次为 000、001、010、011 (依次选择第 0、1、2、3 位)。(3) 将 SW0 拨上(1)、SW1 拨下(0),将 SW23 拨下(0),GLD0 点亮,说明此时对 应 SW0 的值;(见2.1.2)(选)原创 2024-04-13 15:24:46 · 1272 阅读 · 0 评论