1
低功耗设计的原因:发热,辐射,电池容量,环境,电迁移在高电流下导致的金属短路断路问题,热载流子效应,IR drop,噪声幅度
集成电路设计流程及对应的低功耗技术
系统/架构设计:软硬件分离,架构的比较与选定,并行或流水线设计,单元模块的选定
RTL设计:门控时钟,操作数隔离,内存分割
综合:低功耗综合
版图设计:门控时钟的时钟树综合(CTS),低功耗布局布线
功耗组成:动态功耗,静态功耗(贯通电流,漏电流)
动态功耗:P = CV^2fα。C:负载电容,V:供电电压,f:时钟频率,α:切换频率
短路功耗:Psc(NMOS,PMOS工作在饱和区,Ids相等求最大短路电流)
漏电流功耗:Junction leak,Sub-threshold leak,Gate leak
2
低功耗技术分类:器件和电路技术,架构和系统技术,EDA技术
CMOS,Inveter,传输门,D-latch ,D-FF
门控时钟:加使能信号,DFF前加与门和锁存器(防止使能信号抖动)
门控时钟导致的问题(时钟树综合问题):不同使能信号控制的触发器分组,电路分离与缓冲器的加入,CG的布局布线
3
对于NMOS,下降时间tfall(10%)= RCloge10=Cloge10/βn(Vdd - Vthn),所以希望C小,βn大,Vdd大。
对于PMOS,下降时间trise(10%)= RCloge10=Cloge10/βp(Vdd - Vthn),所以希望C小,βp大,Vdd大。
可见,供电电压Vdd越大,电路延迟越小,性能越好,但是功耗会增加。
流水线设计可以增加电路的吞吐量
流水线设计适合吞吐量是常值的系统(DSP,音频视频处理),不适合高性能的处理或普通处理器;流水线设计会增加电路面积,增加电路复杂性,额外的控制单元。
4
动态功耗的减少:减少 p = αfCV^2 中的α
操作数隔离:四输入MUX的例子(面积增加)
预计算:n比特比较器,通过预计算电路比较最高位,产生使能信号控制低位是否需要比较;加法器,通过最高位预先判断是否溢出(效果要具体问题具体分析)
内存分割:把1k words分割成2个512 words,通过地址线的最高位来选择哪一个工作(分的越多,额外的电路面积越大)
5
总线编码技术:根据尺寸缩小原理,线电容增加,线功耗会增加
数据总线随机变化,地址总线按顺序变化
数据总线的低功耗方法:
数据表示方法(编码方式)的选择,比如对于1、0、-1交替出现的情况,用原码比补码好
总线翻转编码,如果总线上此次数据和上次数据的汉明距离大于总位数的一半,则需要在发送处和接收处翻转,为了总线上的信号尽量少地改变,电路要会画(汉明距离的判断,额外1比特,异或)
数据传输顺序,通过改变数据的传输顺序来减少开关操作(由编译器完成)
地址总线的低功耗方法:
格雷码:连续变化特性
不传输所有比特,只传输改变的值(加1 减1)
6
漏电流:结漏,亚阈值漏,栅漏
结漏:随着光刻技术的演变,导致的高浓度的掺杂物和结晶缺陷
亚阈值漏:低的Vth
栅漏:栅极的绝缘层太薄
漏电流会减少电池寿命,两种解决方案:断电(注意数据保存问题),减小漏电流
减小亚阈值漏电流的方法
MTCMOS:电源开关,PMOS连VDD,NMOS连GND,注意压降要在可接受范围
VTCMOS:VBB控制,负Vbias,耗尽区增大,Vth增加
Dual-Vth 技术:在一个电路中同时应用不同Vth的器件,重要器件用高Vth,非重要器件用低Vth
多电压设计 :如CPU和RAM用高电压,其他外围模块低电压
减小栅极漏电流的方法:
从材料,工艺,器件角度改善(用高电介质材料)
设计角度:类似MTCMOS,厚氧化层的NMOS(高Vth)连GND,形成虚拟地,主回路用薄氧化层MOS(低Vth)