环境:quartus13.1+modelsim10.0.a 使用modelsim仿真时,已经增加了ALTERA的仿真库,发现IP输出还是高阻。 发现是在生成IP的时候,把_bb.v文件一起生成了。 去掉此文件,编译后仿真通过。