使用modelsim进行PLL核的仿真时,出现这样的错误:就是输出一直不定态
出现这种问题的原因是:时间单元/精度的不匹配,修改如下:
仿真文件中:`timescale 1 ns/ 1 ps ,CLK 20个时钟单元就是50MHz,仿真设置中仿真精度 1ps
具体程序下载地址:程序下载
使用modelsim进行PLL核的仿真时,出现这样的错误:就是输出一直不定态
出现这种问题的原因是:时间单元/精度的不匹配,修改如下:
仿真文件中:`timescale 1 ns/ 1 ps ,CLK 20个时钟单元就是50MHz,仿真设置中仿真精度 1ps
具体程序下载地址:程序下载