嵌入式设计隐患点分析
介绍设计过程中容易产生隐患的地方,以及出现一些问题该如何分析原因
小吴的嵌入式笔记
嵌入式从业10年,记录和分享工作学习心得
展开
-
36-稍长点的信号线上(如SPI),在做抗扰实验的时候容易不过,但在接收端加一个对地的下拉电阻就好很多,为什么
电压信号尤其是接收端输入阻抗高的情况下,电流很小,这样的信号在传输过程中很容易受到干扰。当在接收端加一个下拉电阻以后,传输的电流增大很多,抗干扰能力就大大增加了。这也是为什么变送器电流型的比电压型。1.电压信号VS电流信号的区别。2.接口电路的前后级匹配关系。抗干扰能力强很多的原因。原创 2024-08-30 08:23:26 · 38 阅读 · 0 评论 -
35-接口芯片接收数据偶尔出问题,换个片子就好,换回原来的就不行,但是把原来的片子换到别板子上就好了
如上图所示,当芯片前级与后端进行通讯时,由于发送端的上拉电阻与接收端寄生电容的原因,实际波形上升和下降会有延迟,如果信号频率太高,就可能导致波形电平没有到达高低电平的门限。,这个时候就容易产生问题。由于芯片的R和C存在一定的离散型,所以解决这个问题的方法就是控制波形频率f≤1/6RC。1.芯片前后级电路匹配示意图。原创 2024-08-30 08:23:08 · 42 阅读 · 0 评论 -
32-PCBA上接插口入口位置不一样,抗干扰或者EMC测试时效果不一样的,为什么
如上图所示:左边的图中产品布线形成的很大的环路,导致对外EMI较大。而右图中地线和电源线两根线紧紧相邻,环路面积小很多,所以对外辐射减小很多。2.PCBA接插件佈局要素。原创 2024-08-30 08:22:48 · 108 阅读 · 0 评论 -
29-新设计出来的PCBA,在时间有限的情况下应该做哪些测试,施加怎样的应力
将一个系统按照一定的规则进行分块,然后对每块编写测试用例,编写测试用例需要注意可以合并的要合并,比如A测试和B测试都是测干扰影响的,但是B比A更严或者覆盖A,那这个时候就要考虑合并。1.测试用例的核心思想。原创 2024-08-30 08:22:24 · 112 阅读 · 0 评论 -
27-LDO上电时,上升过程有个平台,导致上升过程慢,对电路有什么隐患
当芯片上升时电流输出过大(因为后级电容过大等原因),此时处于电源芯片的热保护,芯片关断输出。此时后端电路上电压不再上涨甚至逐渐降低。等芯片热保护结束,此时输出电流不再需要那么大,不会再进入热保护,此时电压逐渐升高。3.后级电路间歇上电,比如单片机先上电延迟一段时间使能驱动电路。4.电源到负载端串联一个小电阻,减小上电冲击电流。1.DCDC/LDO上升非正常波形。1.选择供电能力更强的LDO芯片。如上图所示,上电时有个平台。3.V/I上升沿异常波形。原创 2024-08-30 08:22:04 · 27 阅读 · 0 评论 -
26-信号上升沿有个回沟,下降一下迅速回弹,有没有风险
如上图所示,后级电路基本类似于一个二阶系统,当信号上升沿较抖时,容易产生超调的震荡,这个曲线前面的EMC课程中讲过。如上图所示,判断回沟有没有风险,主要在于后沟所处的位置,如果信号已经达到高电平门限,此时再有个回沟,就容易产生问题。比较图1和图2可以发现,电感增大,回沟抬升,超调量增大。2.走线电感增大的仿真波形。3.分布电容增大的仿真波形。4.线上电阻增大的仿真波形。2.回沟等效电路模型。1.等效电路仿真波形。原创 2024-08-30 08:21:42 · 101 阅读 · 0 评论 -
22-一套系统中有多块电路板,单块上电没问题,一起上电就可能发生问题,原因是什么
当电源上电时,由于不同板卡之间的上电速度不一致,会导致部分电路或者板卡先达到工作电压。在上述电路中,假设右侧板卡先上电,那么右侧板卡就会通过通讯线->左侧板卡上拉电阻->到达左侧电源,左侧电源可能就会让reset信号电平上升高,当左侧板卡电路板达到额定工作电压后,本来因为reset信号有个延迟,会保证Vx稳定一段时间才开始工作,但是由于刚才右侧电源事先已经对Reset信号充电,导致Vx刚达到工作电压时,Reset信号已经处于高电平了。两个板卡之间使用光耦隔离,这样两个板卡之间就没有电流通路。原创 2024-08-30 08:21:19 · 27 阅读 · 0 评论 -
21-在公司正常工作的设备,在EMC测试机构工作不起来,原因是什么
如上图所示,LISN设备内部是个LC系统,当给产品供电的时候,相当于驱动了一个二阶系统,就会出现二阶系统都有的震荡超调曲线。当下降的值太低的时候系统就会复位。解决方式:1.线路板前端加个电容 2.线路板上器件分步上电。1.EMC实验室系统连接图、故障机理与整改措施。原创 2024-08-30 08:20:55 · 46 阅读 · 0 评论 -
20-一套系統中,有两种设备(控制设备和驱动设备),负载启动或停止时,控制设备重启、屏幕抖动、数据异常,是什么原因?
这里分析产生原因的另一面:当产生原因不是二阶系统的震荡时,此时主要的根源是导线上有走线电感,当电流突变时,走线电感上会有很大的感生电动势,导致控制板芯片超出正常工作范围。当负载上下电时,由于驱动端电流突然变化,会有个超调曲线,导致控制板端电压异常波动。①选择合适的IC,选择当电流突变时,电压输出跌落不低于系统最低工作电压的电源。⑤控制板输入端串联二极管,并联电容,隔绝驱动板对控制板电源的影响。解决方法跟上面提到的是一样的。②减慢MOS管开关速度。1.故障工况特性图1。2.工况特性工作图2。原创 2024-08-29 08:47:50 · 149 阅读 · 0 评论 -
19-晶振不起振,怎么回事?如何解决?
1.晶振内部等效特性图。2.晶振等效结构分析。原创 2024-08-29 08:47:30 · 92 阅读 · 0 评论 -
14-电感增大了,线路板上的纹波抑制效果反而变差了,为什么?
在电感的后端并联一个小的电容,让谐振频率小于开关电源频率或者功率驱动电路的工作开关频率。由于电感感应电动势的存在,反而使得电路上的纹波增加了。2.电感的反向电动势示例。原创 2024-08-29 08:47:11 · 94 阅读 · 0 评论 -
9-485 CAN总线偶尔收发不正常,降降速也能解决,是什么原因
接收端引脚间有寄生电容,驱动端上拉电阻阻值一般不会很小,这样通讯时,边沿就会有延迟,当通讯速度超过这个时间时,就会导致电平还没上升下降到门限值,导致通讯错误。解决方法可以是降低通讯速率,把最大通讯速率。如上图所示,需要3RC电平才能达到总电平的0.95,假设通讯是个方波,那时间乘以2,也就是通讯最快速度控制在1/6RC以内。4.上拉电阻R和端口结电容Cin导致的几种工程故障现象。除了软件降速的方法外,还可以通过减小R和C的方式。3.不同速率下的通讯质量对比。控制在1/6RC以内。1.端口数据传输原理。原创 2024-08-29 08:46:33 · 79 阅读 · 0 评论 -
7-安规耐压测试,为什么V+和V-一定要接在一起,不接在一起容易损坏
当线路板与外壳距离较近,或者线路板上有接地螺丝时。如果只接V+和外壳,那某些元器件可能因为距离不够,处于这个电压的两端,那就很容易损坏。1.两种接法的示意图。原创 2024-08-29 08:46:13 · 93 阅读 · 0 评论 -
4-如何追溯和解决信号线上的纹波干扰
1.线路上纹波干扰来源的寻找方法。原创 2024-08-29 08:45:50 · 140 阅读 · 0 评论 -
3-CMOS损坏,表现为VCC对GND短路,产生原因是什么
大致形成过程就是,因为干扰导致右侧三极管向下电流增大,这里的电流一部分提供左边基极电流,基极电流增大导致Ic当大,左边Ic增大又给右边PNP提供了更大的Ib,从而导致Ic又增大。这种根本原因还是厂家芯片的问题。2.电路级设计措施防栓锁。1.芯片栓锁形成机理。原创 2024-08-29 08:45:32 · 53 阅读 · 0 评论 -
2-单台产品现场故障返厂后测试不出问题,怎么办
上述例子的意思就是,单台偶发故障产生的原因主要有两个:1.批量产品中有一部分产品本身处于60分附近 2.因为现场干扰,导致本身合格出现故障。所以解决的思路就是2个,如上图所示,黄色信号线被蓝色信号线干扰,出现了波形的下坠或上冲,这样容易导致超出电压容限。首先提高在60分边缘产品分数,第二就是想办法增加抗干扰能力,降低受现场干扰的可能性,也可以在实验室中用模拟方式摸底。在上图中,信号回沟位于电压容限判断为高电平的电平值上,当产生下坠的回沟容易导致电平误判。2.偶发故障的判断依据。4.偶发故障的嫌疑犯。原创 2024-08-29 08:45:09 · 86 阅读 · 0 评论 -
1-批量产品极少数出问题,查原理图正常,怎么解决
器件是有一定离散型的,参数的分布一般符合正态分布。比如我们选择电容的时候,有的会比标的典型值小很多,当这个电容是储能电容的时候,就可能因为容值不够大,导致纹波过大,或者系统异常复位。3.从器件着手:通过筛选,事先筛选掉不合格的器件。比如测试电阻温漂,电容容量。但是这个方式代价较大。1.从设计入手,设计的时候就保留足够的余量,假设之前设计的是64分,现在设计保证在70分。2.从厂家替换着手,寻找管控更好的厂家。1.批量产品中个别产品出问题的原因。原创 2024-08-29 08:44:43 · 73 阅读 · 0 评论