1.芯片前后级电路匹配示意图
如上图所示,当芯片前级与后端进行通讯时,由于发送端的上拉电阻与接收端寄生电容的原因,实际波形上升和下降会有延迟,如果信号频率太高,就可能导致波形电平没有到达高低电平的门限
,这个时候就容易产生问题。由于芯片的R和C存在一定的离散型,所以解决这个问题的方法就是控制波形频率f≤1/6RC。
1.芯片前后级电路匹配示意图
如上图所示,当芯片前级与后端进行通讯时,由于发送端的上拉电阻与接收端寄生电容的原因,实际波形上升和下降会有延迟,如果信号频率太高,就可能导致波形电平没有到达高低电平的门限
,这个时候就容易产生问题。由于芯片的R和C存在一定的离散型,所以解决这个问题的方法就是控制波形频率f≤1/6RC。