74390设计模24计数器（3*8）

于 2024-04-20 22:33:41 发布
阅读量1.8k 收藏 23
点赞数 8
文章标签： 经验分享 课程设计 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/syy265892/article/details/138013399
版权

设计思路：分别设计模3和模8的计数器，再将模3计数器最高位输出和控制模8最低位的时钟输入相连

仿真电路图

模3计数器

 

根据模5计数器改造，只要前三行，当Qc和Qb同时为高电平，马上清零。用两个与非门实现。

模8计数器

根据模10计数器改造，只要前八行，当Qd为高电平，马上清零。可以把Qd直接和清零端连接。

仿真测试

报错时调整interactive simulation

函数发生器参数设置

我不会这个的啊
关注
模24的8421BCD码计数器（Verilog HDL语言描述）（仿真与综合）
Reborn Lee
08-02 2万+
目录 前言 原理 Verilog HDL程序设计 测试代码 仿真波形图 ISE综合后 RTL Schematic Technology Schematic 前言 本博文用Verilog HDL语言描述模24的8421BCD码计数器，之后用Modelsim进行功能仿真，然后用ISE进行综合，看看综合出来的RTL级电路以及Technology Schematic是什么样子的，对于R...
利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，利用D触发器使其暂态的高电平清零信号延长而稳定
热门推荐
X131644的博客
11-25 1万+
任务 1：利用 74390 设计一个模 6 计数器，要求从 000 计数至 101，请用 Run Functional Simulation （功能仿真）和 Run Timing Simulation（时序仿真）对比观察计数结果，要求设计的电路在用时序仿 真观察时计数结果正确。 提示：由于 74390 为异步清零，若清零信号持续时间很短，可能会引起导致电路复位不可靠，计数出 现异常，所以需要设计电路将复位信号持续时间延长。可考虑采用 D 触发器设计复位信号延时电路。 思路:对比D触发器的状态方程,让D口恒接
模24计数器_quartusII_模24计数器_FPGAverilog_74390模24计数器_
09-29
模24计数器的Quartus II文本输入设计及其test bench
【FPGA & Verilog】模24计数器
最新发布
m0_51956878的博客
01-04 1641
模24计数器 modsim
【数字电路】设计计数器：采用与非门和74390设计一个模24的计数器
2201_75936875的博客
07-06 1万+
设计计数器：采用与非门和74390设计一个模24的计数器
FPGA学习笔记1.2——模24计数器
nimo观察者
03-26 6275
设计思路： 模24计数器，从零开始计数，计数到23时（10111），产生一个进位信号1，同时计数状态清零。 原理图： 功能模块代码： modulecounter100(clk,rst_n,en,dout,co); inputclk,rst_n,en; output[4:0]dout; reg[4:0]dout; outputco; always@(posedgeclkornegedgerst_n) begin if(!rst_n) dout<=...
Verilog模24计数器fpga设计
03-27
在设计模24计数器时，我们需要定义一个寄存器（register）来存储当前计数值，并用逻辑门（gates）表示计数操作。 2. **计数器设计**：模24计数器通常由一个带有加法操作的寄存器组成。每当时钟脉冲到来时，计数值...
用与非门和74390设计模24计数器
04-27
接下来，我们可以使用8个与门和两个74390芯片来构建一个24计数器。74390芯片是一个十进制/二进制计数器，可以在每个时钟脉冲上加1。 我们可以将每个74390芯片配置为二进制计数器模式，然后将它们串联起来，以便一个...
quartus2用74390做模24计数器
05-14
Quartus II是一个集成电路设计软件，74290是一种二进制计数器...综上所述，使用Quartus II和74390芯片进行模24计数器的设计需要注意芯片的特殊要求，并进行相应的设置。通过仿真和验证，可以检验设计的正确性和有效性。
模24计数器（可改位宽+模宽）
weixin_53549471的博客
11-17 883
用Verilog设计一个模24计数器
二十四进制计数器
10-30
使用Quartus ii 软件编写的二十四进制计数器，所使用的语言为Verilog.
EDA实验（计数器）
05-01
EDA实验，用QuartersⅡ软件写的。（供EDA初学者参考，我这儿还有EDA编写的电子琴，全加器等，有需要的可以再联系）
同步计数器
12-25
proteus7.8实现的模为12的同步计数器，可以同时实现顺序和逆序两种功能。
24进制计数器 时钟电路
01-06
24进制计数器 Proteus仿真 用7.4以上版本打开
数字逻辑计数器
10-13
数字逻辑的原理和部件 自己看吧
MAX+plus II的使用方法：以一个模24的计数器的设计为例
LauZyHou的笔记
06-18 1万+
夏季学期马上来了，先恶补一下电路设计软件的使用。下面以一个模24的计数器为例子。 MAX+plus II提供了多种设计方法，有图形编辑、文本编辑、符号编辑等。图形设计是现阶段学习最常用的。 具体流程 首先先在max2work目录下建立一个文件夹mymod来存放这次设计将产生或建立的所有文件。 打开MAX+plus II，然后建立一个新工程。 选择目录为刚才建立的那个目录，并为工程...
十进制计数器的设计
qq_46545864的博客
12-11 4870
在第1关设计的计数器基础上，利用反馈原理设计一个十进制计数器，要求具有同步置数、异步清零功能。 相关知识 计数是一种最简单的基本运算。计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，等等。 ...
24进制计数器的设计
weixin_53138397的博客
12-03 2210
24进制计数器的设计
基于FPGA的数字电子钟的设计与实现
m0_74153296的博客
03-20 2797
本项目大致分为八个模块，分别为计时模块，秒表模块，分频模块，频率选择模块，动态显示模块，位选模块，消抖模块，多种计数器模块等。采用模60计数，实现计数功能，进位功能，清零功能，校准功能。采用模24计数，实现计数功能，进位功能，清零功能，校准功能。拓展功能：“6，9”补全，时钟暂停，时钟清零，重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…重新上传取消正在上传…
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值