深入浅出玩转FPGA阅读笔记（9）：复位设计

一、异步复位与同步复位

1.异步复位

2.同步复位

2.异步与同步复位优缺点比较

同步复位多了逻辑资源消耗，但减轻了亚稳态（不确定0或1）的影响。


异步复位rst_n的撤销时间点不确定造成亚稳态，在下面时间段内撤销无法确定复位的rst_n究竟是0还是1，可能造成两个寄存器一个复位而另一个还没有复位。

二、复位与亚稳态

亚稳态对寄存器影响较小，但对总线式寄存器影响很大

三、异步复位，同步释放

同步异步结合。

四、PLL配置后的复位设计

解决系统复位后，PLL时钟输出不稳定时异步复位，同步清零功能不能工作的问题。
解决方案：利用外部时钟做异步复位同步清零，在结合PLL（待完善…）