上下拉电阻介绍

上拉电阻定义：

  电源到元件间的叫上拉电阻,作用是平时使该脚为高电平地到元件间的叫下拉电阻,作用是平时使该脚为低电平;

  上拉是对器件注入电流，下拉是输出电流;弱强只是上拉电阻的阻值不同，没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

上拉电阻作用：

1. 提高电压准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。b.OC门电路必须加上拉电阻，以提高输出的搞电平值。

2. 加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

3. N/A pin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。同时管脚悬空就比较容易接受外界的电磁干扰。

4. 电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

5. 预设空间状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得;

6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出 端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。

拉电阻阻值的选择原则:

1. 从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。
2. 从确保足够的驱动电流考虑应当足够小;电阻小，电流大。
3. 对于高速电路，过大的上拉电阻可能边沿变平缓。

上下拉电阻与gpio

  gpio type 中断，如果是高电平触发，我觉得要使用下拉电阻，将电平钳制在低电平。 如果是低电平触发，我觉得要使用上拉电阻，将电平钳制在高电平；

  上拉电阻（或者下拉电阻）不能太大，也不能太小，应该被设计成一个适当的值，让电路可以正常的工作。上拉（或者下拉）可能是chip内，也可能是chip外的；

  如果gpio中断内部使用了下拉电阻，如果外部在使用下拉电阻，会使pin脚的输入电阻变低，有可能高电平信号拉不起来。