上下拉电阻详解

---

前言

本文档根据（B站UP主-爱上半导体）视频编写
链接: 上拉电阻
链接: 下拉电阻

上拉、下拉电阻统一称为拉电阻，作用是将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉）
在数字电路中，通常有三种状态：0（低电平）、1（高电平）、浮空（不确定、随机）

1、上拉电阻

连接在引脚和电源之间，

1.1、作用

上拉电阻的作用主要有以下两个：

• 提升电路的驱动能力
• 将不确定的信号钳位在高电平

1.2、原理

①、提升电路的驱动能力。
当我们使下面单片机的相应引脚输出高电平时，其输出的是5V（空载）；若此时我们给其接一个电阻（负载），其输出的电压只有3.8V，如下图示：

此时我们给他一个100Ω的上拉电阻，其输出电压被提升为4.2V，这样就提升了电路的驱动能力。

为什么上拉电阻能提升电路的驱动能力呢？
单片机GPIO的内部电路构造如下图，其内部有两个压控MOS管分别连接电源和地。

当我们让其输出高电平时，与电源连接的MOS管会导通，与GND连接的MOS管截止。
在未连接负载时，GPIO相当于直接与VCC连接，输出电压约等于5V；
在连接负载时，单片机与负载的等效电路如下图，单片机的内阻（MOS管的电阻）和外电阻相当于串联，按照电阻串联分压原理，输出的电压一部分被内阻消耗，一部分提供给外部负载，输出电压就小于5V。

在加上上拉电阻时，内阻和上拉电阻相当于并联，并联之后它们的总电阻会变小，根据串联分压原理，下面的电阻就会分到更多的电压，所以在加上拉电阻后，电路的驱动能力的到了提升。

②、将不确定的信号钳位在高电平

当引脚处于开漏输出时，连接电源的MOS始终时断开的，相当于连接着一个无穷大的电阻，如果我们想让其输出高电平，则需要把连接GND的MOS管也断开，此时相当于两个MOS管可以等效为两个无穷大的电阻，电路输出就处于不确定的状态。

当我们给它加一个上拉电阻（10K）后，其就能输出高电平了。
因为上拉电阻和内部的上方电阻（无穷大）相当于并联，然后等效成一个近似10K的电阻，根据串联分压原理，下方的电阻为无穷大，电源电压几乎全部加在此电阻上，我们测量外部电压，近似为5V，实现了将不确定的信号钳位在高电平的效果。

总之，上拉电阻的原理就是与内阻并联，降低等效电阻，将更多的电压分配给负载，实现电压的抬升或者电位的钳制。

2、下拉电阻

连接在引脚和GND之间。
在默认状态，下拉电阻可以使信号稳定在0V；
而当我们它输入5V时，下拉电阻又可以很巧妙的把信号钳位在高电平，它可以让信号在高低电平之间切换。

上下拉电阻在实际使用中的作用

• 维持引脚稳定状态：在单键触发的情况下，如果芯片本身没有内接电阻，为了保持引脚在不被触发状态或触发后回到原状态，需要在芯片外部接一个电阻，使引脚保持高电平或低电平输入，以便单击按键时给引脚一个低电平或高电平触发。
• 防止引脚悬空：接上拉或下拉电阻可以防止引脚悬空，确保引脚有确定的电平状态。引脚悬空容易受到外界的电磁干扰。
• 提高抗电磁干扰能力：上拉和下拉电阻可以提高总线的抗电磁干扰能力。引脚悬空容易受到外界电磁干扰，通过接上拉或下拉电阻可以降低输入阻抗，提供泄荷通路，从而增加电路的抗干扰能力。
• 调整驱动电流：上拉电阻可以为电路提供电流，下拉电阻用来吸收电流，可以调整驱动电流的大小。当总线驱动能力不足时，通过上拉电阻提供额外的电流；下拉电阻可以减弱外部电流对芯片产生的干扰。
• 匹配电路：上拉电阻常用于TTL-CMOS匹配中，通过改变电平的电位，当TTL电路驱动CMOS电路时，可以使用上拉电阻提高输出高电平的值，确保兼容性。
• 抑制反射波干扰：在长线传输中，电阻不匹配容易引起反射波干扰。通过加上拉或下拉电阻，可以使电阻匹配，有效地抑制反射波干扰。

---

总结

上下拉电阻的阻值选择最常用的是10K。