FPGA与LVDS信号兼容性分析方法

最新推荐文章于 2024-06-21 10:28:47 发布
最新推荐文章于 2024-06-21 10:28:47 发布
阅读量9.2k 收藏 59
点赞数 8
分类专栏： Xilinx FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/techexchangeischeap/article/details/72566147
版权

技术交流是便宜的博客地址：http://blog.csdn.net/techexchangeischeap

很多工程师在使用Xilinx开发板时都注意到了一个问题，就是开发板中将LVDS的时钟输入（1.8V电平）连接到了VCCO=2.5V或者3.3V的Bank上，于是产生了关于FPGA引脚与LVDS（以及LVDS-33，LVDS-25）信号相连时兼容性的问题，该专题就解决一下这类问题。总的来说，只要按照下面图 1和图 2流程进行判断即可。

这里补充一点知识，Xilinx的FPGA从7系开始分HR IO Bank和HP IO Bank，其中HR（High Range）Bank支持1.2V，1.5V，1.8V，2.5V以及3.3V供电；而HP（High Performance）Bank只支持1.2V，1.5V，1.8V供电，不再支持2.5V和3.3V供电。

图 1

最低0.47元/天 解锁文章
techexchangeischeap
关注
  • 8
    点赞
  • 踩
  • 59
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FPGA引脚分配方法.rar-综合文档
05-25
这一步通常通过约束文件（如.xdc或.ucf）来完成，确保硬件接口与FPGA内部逻辑之间的兼容性。 2. **自动分配**：大多数现代FPGA工具都提供了自动引脚分配功能。这些工具会基于设计的拓扑结构和约束条件进行优化，尽...
LVDS接收在高温（≥100°C）不稳定的问题，分析及解决
一个早起的程序员
09-20 2311
这是一个真实的Case。 系统描述：使用FPGA普通IO做LVDS接收，一共四路，每一路有4路数据和一路时钟，数据速率约为700Mbps。LVDS接收部分的设计采用Xilinx XAPP585参考设计的源代码，基本没有做改动。 所用器件：Kintex7，-3速度等级，商业档 现象描述：在做高温测试时，在芯片结温超过100°C之后（芯片结温可以用JTAG实时监测），四路LVDS之一接收到的数据开始出现明显的误码，此时其它几路还能正常工作。 从Xilinx器件本身来说，商业档的芯片，手册标称的温度范围是
LVDS通信接口详细介绍
莫比乌斯的硬件花果山
01-04 6万+
1. 概述 LVDS  = Low-Voltage Differential Signaling  低电压差分信号，属于平衡传输信号。 这种技术的核心是采用极低的电压摆幅高速差动传输数据，从而有以下特点： 低功耗---低误码率---低串扰---低抖动---低辐射  良好的信号完整性。 推荐的最高数据传输速率是655Mbps，而理论上可以达到1.923Gbps。 在17inch及以上的液晶...
LVDS接口(2)硬件设计
最新发布
余生芳华，灵魂共舞
06-21 2226
介绍LVDS原理，介绍Xilinx器件对于LVDS的支持，介绍PCB布线LVDS信号遵循的原则。
LVDS之一_理解SerDes
weixin_30950887的博客
05-18 5662
原文地址： http://blog.sina.com.cn/s/blog_aec06aac01013m5g.html FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。Se...
FPGA的LVDS电平以及LVDS25电平能在HR Bank上使用吗？
Reborn Lee
07-21 1万+
在FPGA的HR BANK上供电3.3V，先就其差分端口而言，LVDS电平以及LVDS25电平能否约束到这个BANK上呢？ 解决这个问题前，先了解下 1、什么是HR Bank以及HP bank： Xilinx的7系列FPGA有两种IO Bank：HP（High Performace）和HR（High Range）。HP（high-performance）I/O banks的设计目的是为了获取...
lvds接口_关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题
weixin_39918961的博客
12-04 1396
引言：我们在设计外设和Xilinx 7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。1. Xilinx-7系列FPGA差分信号接口Xilinx 7系列FPGA提供了两种I/O Bank：高性能(HP)I/O Bank和宽压范围(HR)I/O Bank。HP I/O Bank： 支持最大VCCO 电压为1...
Xilinx 7 系列 1.8V LVDS 和 2.5V LVDS 信号之间的 LVDS 兼容性
hcoolabc的博客
10-30 1748
7 系列数据手册列出了 Xilinx 7 系列 LVDS（HP 组）和 LVDS_25（HR 组）输入和输出的电气规格。不存在任何输出规格违反符合 TIA/EIA-644 标准的接收器的情况，或者输入规格违反符合。LVDS 标准规定了兼容器件的 LVDS 兼容输入和输出的最小和最大差分和共模电压。与LVDS兼容驱动器和接收器连接时，7系列LVDS和LVDS_25输入和输出应该。），设计人员可以更改/修改电路板端接方案，以符合驱动器和接收器规范。标准的驱动器的情况。
采用FPGA实现音频模数转换器
08-07
该设计采用FPGA的LVDS接收器来实现ADC，逻辑电路完全在FPGA内部实现，可重新配置，扩展性好，需要的外围器件少，使FPGA能直接进行混合信号处理。 首先，文章介绍了数字系统在现实世界中的应用越来越广泛，绝大多数...
FPGH 信号编码
03-14
FPGA可以实现这些编码之间的转换，以确保兼容性。 5. **卷积编码和涡轮编码**: 这两种是高级的纠错编码技术，广泛应用于无线通信和卫星通信中，提供强大的纠错能力。FPGA可以高效地实现这些复杂的算法。 6. **位...
xapp238 LVDS System Data Framing
05-07
综上所述，XAPP238文档详细地介绍了LVDS系统数据帧格式的相关概念和技术细节，包括数据同步的不同方法及其效率分析，并重点阐述了这些技术在Xilinx Virtex-E系列FPGA中的具体应用。这对于从事高速数据传输和FPGA设计...
（Xilinx）FPGA中LVDS差分高速传输的实现
热门推荐
phenixyf的专栏
01-19 6万+
低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差分传送技术来实现，其应用正变得越来越重要。低压差分信号相对于单端的传送具有较高的噪声抑制功能，其较低的电压摆幅允许差分对线具有较高的数据传输速率，消耗较小的功率以及产生更低的电磁辐射。  
关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题
FPGA_Designer
11-10 1万+
说明：我们在设计外设和Xilinx 7系列FPGA互联时，经常会用到LVDS接口。如何正确的保证器件之间的互联呢？本博文整理了Xilinx官方相关技术问答，希望能给开发者一些指导。 1. Xilinx-7系列FPGA差分信号接口 Xilinx 7系列FPGA提供了两种I/O Bank：高性能（HP）I/O Bank和宽压范围（HR）I/O Bank。 HP I/O Bank： 支持最大VCCO 电...
Xilinx FPGA中如何设置LVDS差分信号
weixin_43781229的博客
07-30 1万+
Xilinx FPGA中如何设置LVDS差分信号 1. 什么是lvds差分信号（选自百度百科） LVDS（Low Voltage Differential Signal）是一种低振幅差分信号技术。它使用幅度非常低的信号（约250mV）通过一对差分PCB走线或平衡电缆传输数据。它能以高达数千Mbps的速度传送串行数据。由于电压信号幅度较低，而且采用恒流源模式驱动，故只产生极低的噪声，消耗非常小的功率，甚至不论频率高低功耗都几乎不变。此外，由于LVDS以差分方式传送数据，所以不易受共模噪音影响。 LVDS最早是
高速AD中的LVDS和FPGA
weixin_30488085的博客
07-17 1858
通常情况下，模拟输入信号通过高速ADC的量化输出的数字信号需要交给FPGA进行处理。如果高速ADC采用LVDS输出，那么经量化处理过的数字信号将会有非常多的LVDS数据差分对。而LVDS数据接收端，接收到的LVDS差分数据对相互之间可能会存在非常小的一个时间差异，该时间差异往往是皮秒级别的，而随着高速ADC采样率的提升，目前大多数的高速ADC采样速率已经达到GSPS级别。 因此皮秒级别的...
Xilinx 7系列FPGA不同BANK的LVDS工作电压问题
Miles的专栏
03-09 2万+
1、HR和HP banks基本介绍 Xilinx的7系列FPGA有两种IO Bank：HP（High Performace）和HR（High Range）。HP（high-performance）I/O banks的设计目的是为了获取更高的Memory及chip-to-chip间的传输速率；而HR（high-range）I/O banks的设计目的是为了更宽的I/O电平标准。两种BANK的IO口...
关于LVDS电平
alala120的博客
09-17 3万+
LVDS：  低电压差分信号 LVDS（Low Voltage Differential Signal）即低电压差分信号。 LVDS的特点是电流驱动模式         电压摆幅350mV加载在100Ω电阻上。 其中发送端是一个3.5mA的电流源，产生的3.5mA的电流通过差分线中的一路到接收端。由于接收端对于直流表现为高阻，电流通过接收端的100Ω的匹配电阻产生350mV的电压，同时电流经...
Xilinx 7系FPGA LVDS使用要注意了，供电不能搞错
lxm920714的专栏
08-11 1万+
最近新做了一块板子，用到Spartan 7芯片对前级视频源叠加OSD菜单，前级会将HMDI转成LVDS送给FPGA处理，在原理图设计阶段没有仔细阅读fpga手册，导致LVDS BANK供电错误，应该接2.5V，实际接3.3V，且BANK供电没有用磁珠隔开，整板3.3V铺在一个平面，导致fpga lvds无法工作。搜集了相关资料，这里做下小结，避免后续再犯类似错误。 -----------------------------------------------------------------------
fpga采集lvds信号数据对齐
07-30
FPGA（现场可编程门阵列）是一种集成电路芯片，具有高度可编程性和灵活性。而LVDS（低压差分信号）是一种常用的差分信号传输标准，具有低功耗和高带宽的特点。 对于FPGA来说，采集LVDS信号数据对齐是一个重要的问题。数据对齐是指在将多个LVDS信号输入FPGA之前，将它们的时序做出调整，使得这些信号在FPGA内部可以同时进行数据处理。数据对齐的目的是确保FPGA能够准确记录和处理输入信号。 在实现LVDS信号数据对齐时，一种常见的做法是使用时钟对齐技术。该技术通过使用一个高频的时钟信号来采样LVDS信号，以确保采样的时机一致。 首先，需要在FPGA内部生成一个与输入LVDS信号相同频率的时钟信号。这个时钟信号作为采样时钟，用于控制时序的调整。其次，需要将LVDS信号输入到FPGA的输入引脚，同时使用时钟信号进行采样。采样完成后，可以得到与LVDS信号具有相同频率的数字信号。 然后，通过对FPGA内部的数字信号进行时序分析和处理，可以实现数据的对齐。通过对齐，输入的多个LVDS信号就可以在FPGA内部进行并行处理了。 总之，FPGA采集LVDS信号数据对齐是通过使用时钟对齐技术来实现的。通过生成相同频率的时钟信号对LVDS信号进行采样，然后在FPGA内部进行时序调整和处理，从而实现对数据的精确记录和处理。这种技术在许多应用中都具有重要的意义，如高速数据采集和图像处理等。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值