Xilinx 7系列FPGA不同BANK的LVDS工作电压问题

最新推荐文章于 2024-09-24 16:53:15 发布

置顶

mz454619501

最新推荐文章于 2024-09-24 16:53:15 发布

阅读量2.3w

点赞数 22

本文链接：https://blog.csdn.net/mz454619501/article/details/88367914

版权

本文介绍了Xilinx 7系列FPGA的HP和HR IO Banks，强调了两者在LVDS工作电压上的差异。HR Banks适用于LVDS_25标准，而HP Banks适用于LVDS标准。尽管电压不同，但LVDS电平的直流特性相同，允许在某些情况下进行直接连接。文章还提到，如果HR Banks的电压设计错误（如设定为1.8V），仍可能作为LVDS接口使用，但可能影响速度。最后，文章提供了长沙聚为科技在ZYNQ领域的专业服务信息。

摘要由CSDN通过智能技术生成

1、HR和HP banks基本介绍

Xilinx的7系列FPGA有两种IO Bank：HP（High Performace）和HR（High Range）。HP（high-performance）I/O banks的设计目的是为了获取更高的Memory及chip-to-chip间的传输速率；而HR（high-range）I/O banks的设计目的是为了更宽的I/O电平标准。两种BANK的IO口电压不同,其中HR I/O Banks的VCCO电压最大为3.3V,HP I/O banks的VCCO电压最大为1.8V。特别是初次使用7系列时，在硬件设计中特别要注意它们I/O口的最大工作电压，一不注意就会把电压搞错，导致FPGA不能正常工作。

2、HR和HP banks的LVDS电平

当两个banks的I/O口作为LVDS电平时，HR banks的I/O电压VCCO只能为2.5V，HP banks的I/O口电压为1.8V。两个banks支持LVDS的标准不同，HR I/O banks的I/O只能分配LVDS_25标准，HP分配为LVDS标准。LVDS_25的直流特性如下表所示。