System Verilog中的automatic

最新推荐文章于 2024-03-12 17:23:11 发布
最新推荐文章于 2024-03-12 17:23:11 发布
阅读量7.7k 收藏 76
点赞数 14
分类专栏： system verilog datatype 文章标签： systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010491580/article/details/115333017
版权

System Verilog中的automatic


本文展现了module,task和变量为automatic和非automatic时的仿真结果，用于分析automatic的功能与作用范围。

automatic 仿真测试

1、子程序均为静态存储的情况

module test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=0;j<3;j++) begin
			fork
				distest(j);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，三次打印，k的值都为3。因为system verilog中，module和program块中子程序的存储方式在缺省情况下使用的是静态存储。

0:j=3;
100: k = 3;
100: k = 3;
100: k = 3;

2、在静态存储子程序中加入automatic的中间变量

module test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=0;j<3;j++) begin
			fork
				automatic int m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，中间值m的打印为2，1，0，但是distest打印的k值均为0。

0：j=3,m=2;
0：j=3,m=1;
0：j=3,m=0；
0:j=3;
100: k = 0;
100: k = 0;
100: k = 0;

修改j的取值范围为1-3，for(j=1;j<4;j++)，仿真结果如下，但是distest打印的k值均为1，结合上面的仿真结果，推测因为distest是静态存储的，所以仿真时以第一次配置生效，每次执行时，从静态存储区拷贝出来的取值地址为m=1的地址。

0：j=4,m=3;
0：j=4,m=2;
0：j=4,m=1；
0:j=4;
100: k = 1;
100: k = 1;
100: k = 1;

3、修改module test为动态存储

a、修改module test为动态存储，去掉中间存储变量m

module automatic test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				//automatic int m=j;
				distest(j);
				//$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，k的三个打印值均为1。

0:j=1;
100: k = 1;
100: k = 1;
100: k = 1;

b、修改module test为动态存储，加入中间存储变量m

module automatic test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				int m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task  distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，k的打印值为2，3，4，与期望相符。

0：j=1,m=2;
0：j=1,m=3;
0：j=1,m=4；
0:j=1;
100 :k = 2;
100: k = 3;
100: k = 4;

c、修改module test为动态存储，加入中间存储变量m,默认动态存储,声明与赋值分开

module automatic test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				int m;
				m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task  distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，k的三个打印值均为1。

0:j=1;
100: k = 1;
100: k = 1;
100: k = 1;

4、修改distest task为动态存储

a、去掉中间存储变量m，或m为静态存储

module  test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				//automatic int m=j;
				distest(j);
				//$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task automatic distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下：

0:j=1;
100: k = 1;
100: k = 1;
100: k = 1;

加入m为静态存储，int m=j，仿真结果如下，这个结果原因是m是静态分配的，仿真一开始就有了初值，初值为0.

0：j=1,m=0;
0：j=1,m=0;
0：j=1,m=0；
0:j=1;
100 :k = 0;
100: k = 0;
100: k = 0;

b、m为静态存储，但是声明和赋值分开

module  test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				int m;
				m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task automatic distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，

0：j=1,m=1;
0：j=1,m=1;
0：j=1,m=1；
0:j=1;
100 :k = 1;
100: k = 1;
100: k = 1;

c、m为动态存储，但是声明和赋值分开

module  test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				automatic int m;
				m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task automatic distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，

0：j=1,m=1;
0：j=1,m=1;
0：j=1,m=1；
0:j=1;
100 :k = 1;
100: k = 1;
100: k = 1;

d、m为动态存储，但是声明和赋值在一起

module  test;

	initial begin
		automatic_test;
	end
	
	task automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				automatic int m=j;
				//m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task automatic distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，

0：j=1,m=2;
0：j=1,m=3;
0：j=1,m=4；
0:j=1;
100 :k = 2;
100: k = 3;
100: k = 4;

5、修改aotumatic_tset task为动态存储

a、中间变量m默认为动态存储，声明和赋值在一起

module  test;

	initial begin
		automatic_test;
	end
	
	task automatic automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				int m=j;
				//m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，

0：j=1,m=2;
0：j=1,m=3;
0：j=1,m=4；
0:j=1;
100 :k = 4;
100: k = 4;
100: k = 4;

b、中间变量m默认为动态存储，声明和赋值分开

module  test;

	initial begin
		automatic_test;
	end
	
	task automatic automatic_test;
		int j;
		for(j=4;j>1;j--) begin
			fork
				int m;
				m=j;
				distest(m);
				$display($time,": j=%0d, m=%0d",j,m);
			join_none
		end
		#0 $display($time,": j=%0d",j);
		#1000;
	endtask:automatic_test
	
	task distest(int k);
		#100;
		$display($time,": k = %0d",k);
	endtask:distest
endmodule

仿真结果如下，

0：j=1,m=1;
0：j=1,m=1;
0：j=1,m=1；
0:j=1;
100 :k = 1;
100: k = 1;
100: k = 1;
飞飞飞C
关注
  • 14
    点赞
  • 踩
  • 76
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
#systemverilog# 说说Systemverilog中《automatic》那些事儿
那么菜的博客
07-29 663
前面我们学习了有关systemverilog语言中有关《static》的一些知识，同static 关系比较好的哥们，那就是 《automatic》。今天，我们了解认识一下。
#systemverilog# 说说Systemverilog中《automatic》那些事儿（关于for循环+fork...join_none相结合变量应用研究）
那么菜的博客
08-05 492
相反，声明在fork...join_none 内部二级作用域的自动变量或者普通变量，线程结束之后，变量也就不复存在，不可以被上一级的线程继续使用。今天，我们谈谈另一个问题，也是应用比较多的场合：在for循环+fork...join_none 发起线程的时候，相关自动变量的如何使用问题。如果我们实际使用过程中，不将 变量 j 声明为 automatic 类型，那么fork...join_none 发起的线程中，j 是无法得到不同 i 变量数值的。那总有什么区别之处吧？可是，实际场合，我们会发现如下的用法。
Systemverilog中static、automatic区别
qq_28284627的博客
01-01 3470
systemverilog：：static、automatic说明
（十）System Verilog中线程
数字IC攻城狮
11-10 1431
System Verilog中线程线程的使用使用fork...join和begin...end使用fork...join_none和begin...end使用fork...join_any和begin...end在类中创建线程动态线程线程中的自动变量等待所有衍生线程在线程中共享变量停止线程 在实际硬件中，时序逻辑通过时钟沿来激活，组合逻辑的输出则随着输入的变化而变化。所有这些并发的活动在Verilog的寄存器传输级上是通过initial和always块语句、实例化和连续赋值语句来模拟的。为了模拟和检验这些语
System Verilog基本语法
最新发布
Anton_wzd的博客
03-12 1351
在入门FPGA、ASIC设计时，记录整理了System Verilog基本语法以及一些注意事项，方便大家一起学习讨论。
System Verilog基础
qq_42922513的博客
06-01 4919
记录System Verilog语言常用的相关语法
如何理解system verilog 中的automatic function和task.
xuhuihw的博客
09-20 1万+
//有 "automatic" module tryfact; // define the function function automatic integer factorial (input [31:0] operand); if (operand &gt;= 2) factorial = factorial (operand - 1) * operand; else factorial ...
System Verilog 宏
千村雪的博客
06-23 2522
宏是使用`define编译器指令创建的代码片段。它们基本上由三部分组成–名称、文本和可选参数。在编译时，代码中的每个`macroname都会被替换为字符串macrotext，而ARGS是可以在macrotext中使用的变量。遵循编码风格指南，以追求团队一致性知道`"```\的用法宏的作用域为全局命名空间。在一个类内定义的宏，不代表仅对这个类可见在编译日志中留意重复定义宏的警告。
system verilog随机函数_如何在SystemVerilog中手动设置随机化seed
weixin_32089639的博客
01-12 1971
可以产生受约束的随机激励是sv验证语言中最主要的feature，这里有一个常常会被验证工程师忽视的问题，就是随机化种子(seed)。我们知道，用verilog里面的$random或者sv里面的$urandom产生的都只是伪随机数，也就是说，如果不改变seed，每次仿真产生的随机数都一样。sv的受约束的随机化方法与上述情况其实也有点相同。sv中，每个对象维持自身的内部RNG，排他地用于randomi...
system verilog 快速入门
01-26
system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门,system verilog 快速入门
System Verilog与verilog的对比
04-20
system verilog与verilog的区别，也讲了开发时的注意事项
Verilog and system verilog
06-02
Verilog and system verilog学习的好资料， Verilog and SystemVerilog Gotchas_101 Common Coding Errors and How to Avoid Them
SVV.zip_system verilog_zip
09-23
本文将围绕"System verilog questions"这一主题，结合压缩包中的文件"SVV.rtf"，深入解析System Verilog的核心概念和应用技巧。 首先，System Verilog的重要特性之一是其强大的验证框架。它引入了类（class）、覆盖...
System Verilog Reference
03-14
#### 四、System Verilog 在设计与验证中的应用 1. **RTL 设计**： - 利用 System Verilog 的高级数据类型和面向对象特性简化模块级设计。 - 实现复杂的时序逻辑和控制逻辑。 2. **功能验证**： - 通过随机测试...
System Verilog中rand和randc
热门推荐
u010491580的博客
02-18 1万+
System Verilog中rand和randc1、rand与randca、randb、randcc、randc注意2、randc应用：产生具有唯一元素的数组a、rand产生具有唯一元素的数组，使用foreachb、使用randc产生唯一元素数组 1、rand与randc a、rand rand修饰符：rand修饰的变量，每次随机时，都在取值范围内随机取一个值，每个值被随机到的概率是一样的，就想掷骰子一样。 rand bit[7:0] y y的取值范围为0~255，每次随机时，都在此范围取值，每个值被取
System verilog的randomize()、pre_randomize()和post_randomize()函数
u010491580的博客
02-23 1万+
1、randomize()函数 randomize()函数是system verilong内置的随机虚函数，定义如下： virtual function int randomize(); randomize()函数对代码中的rand和randc属性的变量做随机初始化，randomize()函数执行成功，返回值为1，执行失败，返回值为0。 class Simplesum; rand bit[7:0] x,y,z; constrain c {z==x+y;}; endclass module Test;
System Verilog的约束constraint
u010491580的博客
03-01 1万+
约束编程是system verilog中一个很强大的编程方法，它让我们创建的对象可以很轻松扩展功能或约束对象实现指定的功能
System Verilog中的randcase与randsequence
u010491580的博客
03-09 5348
System Verilog中的randcase与randsequence1、Randcase2、Randsequence 1、Randcase randcase语法会随机选择case的一条分支执行，我们也可以给每个分支指定不同的权重（权重必须为非负整数），改变每条分支的执行概率，一天分支的概率为该分支的权重值除以所有分支的权重值之和。 randcase 4:x=1;//1的概率为50%，4/(4+1+3) 1:x=2;//2的概率为12.5%，1/(4+1+3) 3:x=3;//3的概率为37.5%
function automatic system verilog 中的用法
05-25
"automatic" 是 SystemVerilog 中的一种数据类型修饰符，用于声明一个自动变量。自动变量是在使用时动态地创建和销毁的，它们的生命周期仅限于它们所在的作用域。自动变量通常用于临时存储中间结果或临时变量，以避免在程序中使用全局变量。 以下是使用 "automatic" 的示例代码： ``` module test; function automatic int add(int a, int b); int c; // 自动变量 c = a + b; return c; endfunction initial begin int x = 2, y = 3, z; z = add(x, y); $display("The result is %d", z); end endmodule ``` 在上面的代码中，`add` 函数中的变量 `c` 被声明为自动变量。当函数被调用时，`c` 会被动态地创建，并在函数结束时被销毁。这种方式可以防止在函数之间发生命名冲突，也可以节省内存空间。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值